集成电路工艺原理 第五章 薄膜淀积(下) 图文

集成电路工艺原理
第五章 薄膜淀积原理 (下)
12
✓增加产率 — 晶片可直插放置许多片（100-200）
✓工艺对温度灵敏,但是采用温度控制好的热壁式系统可解决 温度控制问题
✓气流耗尽仍是影响均匀性的因素，可以设定温差5～25 C， 或分段进气
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
下降，导致气流速度的增加，进而导致s(x)沿x
减小和hG的增加。从而用加大hG的方法来补偿 沿支座长度方向的气源的耗尽而产生的淀积速
率的下降。尤其对质量传输控制的淀积至关重 要，如APCVD法外延硅。
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
6
外延单晶硅的化学反应式
SiCl4 H2 SiHCl3 HCl SiHCl3 H2 SiH2Cl2 HCl SiHCl3 SiCl2 HCl SiH2Cl2 SiCl2 H2 SiH2Cl2 Si 2HCl SiCl2 H2 Si HCl
在界面不再受到传输速率限制。
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
11
ks at low pressure
Log(v) ks at 760torr
hG at low pressure (LPCVD)
hG at 760torr (APCVD)
1/T
INFO130024.01
13
LPCVD法的主要特点
✓Batch processing：同时100-200片
✓薄膜厚度均匀性好
✓可以精确控制薄膜的成份和结构
✓台阶覆盖性较好 ✓低温淀积过程
有时，淀积温度需很低，薄膜质 量要求又很高。如：
✓淀积速率快 ✓生产效率高 ✓生产成本低
在形成的Al层上面淀积介质等。
解决办法：等离子增强化学气相 淀积 PECVD
以上所有反应是可逆的，因此还原反应和HCl对硅的腐蚀均可 发生，这和反应剂的摩尔分量和生长温度有关。
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
7
目前外延常用气源及相应总体化学反应
硅外延：
SiH4 Si 2H2
SiH2Cl2 Si 2HCl
硅锗外延： SiH4 Si 2H2 GeH 4 Ge 2H2
SiH2Cl2 Si 2HCl GeH 4 Ge 2H2
选择性外延：加HCl 原位掺杂外延：加 SiH2Cl2 Si 2HCl BH3/B2H6，PH3/AsH3
SiCl2 H2 Si HCl
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
8
Two different modes of epitaxy
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
15
多晶硅的掺杂
✓气固相扩散
✓离子注入
✓在淀积过程中加入 掺杂气体（称为原位 掺杂，in situ），与 外延掺杂类似
多晶硅的氧化
✓多晶硅通常在900~1000 ℃范 围内进行干氧氧化
✓ 未掺杂或轻掺杂多晶硅的氧 化速率介於（111）和（100） 单晶硅的氧化速率之间
s (x)
x U
随着x的增加，s(x)增加，hG下降。如果淀
积受质量传输控制，则淀积速度会下降
沿支座方向反应气体浓度的减少, 同样导致 淀积速度会下降
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
5
因此，支座倾斜可以促使s(x)沿x变化减小
原理：由于支座倾斜后，气流的流过的截面积
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
14
多晶硅淀积方法
LPCVD，主要用硅烷法，即在600-650 ℃温度下，由硅 烷热分解而制成，总体化学反应（overall reaction）
方程是：SiH4→Si(多晶)+2H2
✓低于575 ℃所淀积的硅是无定形或非晶硅（amorphous Si）； ✓高于600 ℃淀积的硅是多晶，通常具有柱状结构（column structure）； ✓当非晶经高温（>600 ℃）退火后，会结晶（crystallization）； ✓柱状结构多晶硅经高温退火后，晶粒要长大（grain growth）。
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
3
单晶硅外延要采用图中的卧式反应设备， 放置硅片的石墨舟为什么要有倾斜?
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
4
这里界面层厚度s是x方向平板长度的函数。
为气体粘度
hG
DG
s
为气体密度
U为气体速度
✓ 掺磷多晶硅的氧化速率要比 未掺杂（或轻掺杂）多晶硅的 氧化速率快
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
16
淀积参数的影响 - 温度
- 压强 - 硅烷浓度 - 掺杂剂浓度
✓薄膜淀积速率随温 度上升而迅速增加 ✓淀积速率随压强 （硅烷分压）增加而 增加
INFO130024.01
斜率与激活 能Ea成正比
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
10来自百度文库
低压化学气相淀积 （LPCVD）
在质量输运控制区域：
hG
DG
s
DG
1 Ptotal
因此低压可以大大提高hG的值。 例如在压力为1 torr时，DG可以提高760倍，而
s只提高约7倍，所以hG可以提高100倍。气体
Poly
Epi
Epi
Oxide
Substrate
Non-selective epitaxial growth (NSEG)
Substrate
Selective epitaxial growth (SEG)
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
9
APCVD的主要问题：低产率（throughput） ✓高温淀积：硅片需水平放置 ✓低温淀积：反应速率低
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
1
集成电路工艺原理
INFO130024.01
集成电路工艺原理
第五章 薄膜淀积原理 (下)
2
大纲
概述 第一章 第二章 第三章 第四章 第五章 第六章 第八章 第九章 第十章
晶体生长 硅氧化 扩散 离子注入 扩散淀积 外延 光刻 金属化 工艺集成