第4章 主存储器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
16
字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。
※读操作※
因为T5、T6通＝＞则A、B
点与位线1、位线2相连。 若记忆单元为“1”＝＞A ＝0，B＝1。 ＝＞T1通，T2止，则位 线1产生负脉冲。 若记忆单元为“0”＝＞A ＝1，B＝0 ＝＞ T1止，T2通，则 位线2产生负脉冲。 这样根据两条位线上哪 一条产生负脉冲判断读出1 还是0。
18
16X1位静态存储器结构图（排列成4*4矩阵）
T1~T6:存储单元 （1bit，由一个 记忆单元构成） Y译码信号选择 T7、T8与X译码选 择的T5、T6一同 连通位线1、2
A0~A1:行地址， 经X译码器产生4 个译码信号来选 择4行。
A2~A3:列地址， 经Y译码器产生4 个译码信号来选 择4列
19
存储器的读写
当一个存储单元被选中，它的字线使该存储单元 的T5、T6管导通。列线把该存储单元的T7、T8管导 通。 若 WE 0 ，执行写操作，写入数据DIN，经T5、 T6、T7、T8，写入F/F。 若 WE 1 ，执行读操作，F/F的状态经T5、T6、 T7、T8和位线1、位线2，送入读出放大器，得到读 出数据信号Dout.
3.按存储介质分类
（1）磁表面存储器（磁带、硬盘） （2）半导体存储器（主存、Cache、ROM） （3）光存储器（光盘）
4.按信息的可保存性分类
（1）易失性存储器（RAM） （2）非易失性存储器（ROM）
8
2.主存储器的主要技术指标
主存储器的主要性能指标:主存容量、存储器存取时间和存储 周期。 （1）存储容量 按字节或按字寻址，容量为多少字节，单位： KB（210）， MB（220），GB（230）；地址线数决定最大直接寻址空间大小（n 位地址：2n）。 （2）存取时间（存储器访问时间或工作周期)（memory access time ）指启动一次存储器操作（读/写）到完成该操作所经历的 时间。 * 读出时间： 指从CPU向MEM发出有效地址和读命令开始，直到 将被选单元的内容读出为止所用的时间。 * 写入时间： 指从CPU向MEM发出有效地址和写命令开始，直到 信息写入被选中单元为止所用的时间。 （3） 存储周期（又称访问周期） CPU连续启动两次独立的存储器操作所需间隔的最小时间。 （目前一般存储器可达几纳秒） 9
存储体是存储器的核心，是存储单元 的集合体，而存储单元又是由若干个记忆 单元组成的。 数据 线 地址译码驱动电路包含译码器 和驱动器两部分组成。译码器将地 址总线输入的地址码转换成与之对 应的译码输出线上的有效电平，以 表示选中了某一存储单元，然后由 驱动器提供驱动电流去驱动相应的 读/写电路，完成对被选中存储单 元的读/写操作。
17
※写操作※
若要写入“1”，则使位线1输入“0”，位线2输入“1”，它们分别
通过T5、T6管迫使T1通、T2止＝＞A＝0，B＝1，使记忆单元内容 变成“1”，完成写“1”操作； 若要写入“0”，则使位线1输入“1”，位线2输入“0”，它们分别 通过T5、T6管迫使T1止、T2通＝＞A＝1，B＝0，使记忆单元内容 变成“0”，完成写“0”操作； 在该记忆单元未被选中或读出时，电路处于双稳态， F/F工 作状态由电源VDD不断给T1、T2供电，以保持信息，但是只要电源被 切断，原存信息便会丢失，这就是半导体存储器的易失性。
第4章 主存储器
1
存储器概述
存储器：存放计算机程序和数据的部件（主 存储器、辅助存储器、高速缓冲存储器）
存储器(内存、外存、缓存)的作用
计算机真正工作的场所是主存（内存），所有驱 动程序、操作系统、工作数据、成品/半成品应用程序 必须加载到主存中才能由CPU读取。 高速缓存（Cache）的速度比主存储器快，作为 CPU与内存的缓冲区，主要起到平衡CPU与主存这间的 速度的作用，有效解决了CPU速度与主存速度的不匹配 问题。 辅助存储器（如硬盘、软盘）也称为外存，用来 存放暂时不参加运行的程序和数据，以及永久存储信 息。辅助存储器的容量很大，但存取速度慢，并且不 能为CPU直接访问，必须先将其中信息调入主存后，才 能为CPU所访问。
CPU正在运行的程序和数据存放在主存 暂时不用的程序和数据存放在辅存
辅存只与主存进行数据交换
7
4.1 主存储器分类、技术指标和基本操作
1.按存储器在计算机系统中的作用分类
（1）高速缓冲存储器（Cache） （2）主存储器（内存） （3）辅助存储器（外存）
2.按存取方式分类
（1）只读存储器 MROM、PROM、EPROM、EEPROM、FLASHROM（U盘、固态盘、BIOS） （2）读写存储器 随机存取存储器RAM（Random Access Memory） 主存、cache 顺序存取存储器SAM（sequential Access Memory ） 磁带机 直接存取存储器DAM（Direct Access Memory ） 磁盘机
图4.6单管存储单元线路图
Cs不能做得太大，一般比位线上寄生电容Cd还要小，读出时，T 导通，电荷在Cs与Cd间分配，会使读出电流信息减少。 用单管作为存储器，读出放大器的灵敏度应具有较高的灵敏度， 因为信息保持保存在很小的Cs上，也只能保持2ms,必须定时刷新。
25
※写数据※
字线来“1”，T导通，电路被选中。 • 写“1”：若CS上无电荷数据线为低 电平，准备写“1”则VDD要对Cs充电 Cs上存储一定电荷“1”已写入 • 写“0”：若CS存有电荷数据线为高 电平，准备写“0”则Cs通过T放电 使Cs上无电荷“0”写入 • 如果写入的数据与Cs中原存储信息相同，则Cs中原存储有无电 荷的情形不会发生变化。
图4.5静态存储器写时序
24
2、DRAM工作原理
1）存储单元和存储器原理
※读数据※
数据线预充电至“1”，字线 来“1”，T导通。 • 原有“1”CS上充有电荷T 管在位线上产生读电流完成 读“1”操作。 • 原存“0”CS无电荷T管在 位线上不产生读电流完成读 “0”操作。 读完成后，CS上的电荷被 泄放完，因此是破坏性读出，必 须采用重写再生措施。
21
2）读/写时序
※读时序※
• CPU通过AB把要 读取的存储单元地 址传送到相应的芯 片读取地址引脚 (Adr，如2114的 A0-A9)
C S
• 激活片选信号CS’(CS’＝0），并发出读取命令（WE’＝1）， 经过一段时间，从芯片数据端（I/O）输出有效数据。 • 读出数据经DB送至目的地后，片选CS’和读命令WE’撤消。读 周期结束。
22
图4.4静态存储器芯片读数时序
根据地址和片选信号建立时间的先后不同，有 两种读数时间。若片选信号先建立，其输入输出波形 如图4.4(a)所示；若地址先建立，其输入输出波形 如图4.4(b)所示。
23
※写时序※
• CPU通过AB确定要写入信 息的位置，并把要写入的数 据传输到DB。 • 激活片选信号CS’ （CS’=0），并发出写取命 令（WE’＝0），将已传输过 来的数据写入相应的地址单 元。片选和写命令撤消。写 周期结束。
Cache工作原理——程序访问的局部性
在较短时间内由程序产生的地址往往集中在存储器 逻辑地址空间的很小范围内。（指令分布的连续性 和循环程序及子程序的多次执行）
数据分布不如指令明显，但对数组的访问及工作单 元的选择可使存储地址相对集中。
6
2、主存与辅存之间的关系
主存:(半导体) 优点:速度快 缺点:容量受限,单位成本高,断电丢失信息 辅存:(光盘,磁盘) 优点:容量大,信息长久保存,单位成本低. 缺点:存取速度慢
写（存）操作 ：将要写入的信息存入CPU所指定 的存储单元中。
（1）地址->AR->AB （2）数据->DR->DB （3）Write （4）Wait for MFC CPU将地址信号送至地址总线 CPU将要写入的数据送到数据总线 CPU发写信号 等待存储器工作完成信号(ready)
11
主存储器的基本结构
3.主存储器的基本操作
主存储器用来暂时存储CPU正在使用的指令和数据， 它和CPU的关系最为密切。 主存储器和CPU的连接是由总线支持的，连接形式 原理如图4．1所示。
CPU与主存之间采取异 步工作方式，以 ready 信 号表示一次访存操作的 结束。
问题： 如何完成存储器的读操作 和写操作？
2K字×n位
(3)多处理机系统采用共享存储器来存 取和交换数据。
5
1、主存和高速缓存之间的关系
Cache引入
为解决cpu和主存之间的速度差距,提高整机的运算 速度,在cpu和主存之间插入的由高速电子器件组成 的容量不大,但速度很高的存储器作为缓冲区。
Cache特点
存取速度快，容量小，存储控制和管理由硬件实现
20
SRAM2114
控制端：
64*64的存储矩阵（存储体），1K*4 CS : 片选 WE ：允许写 （1k个存储单元各由四个记忆单元组成） CS ＝0， WE ＝0： 允许写 • 1k=210位地址, 需要10根地址线。 A3~A8:行地址译码器，共26=64位 CS ＝0， WE ＝1： 允许读 A0~A2及A9:列地址译码器，24=16位 CS ＝1， WE ＝x： 未选 • I/O：4bit（数据输入输出）
地址 线
地 址 译 码 驱 动
存储体
I/O 和 读 写 电 路
读/写控制 线
I/O和读/写电路包括读出放大器、写入电路和读/写控制电路，用以完成 被选中存储单元中各位的读出和写入操作。 存储器的读/写操作是在控制器的控制下进行的。半导体存储芯片中的控 制电路，必须在接收到来自控制器的读/写命令或写允许信号后，才能实现正 确的读/写操作。
(3)T5、T6管的作用是什么？
15
T1~T6:构成一个记忆单元的主 体，能存储一位二进制信息。
其中：T1～T4－构成基本RS触发 器用来存储一位二进制信息。
T5、T6：构成读写控制门，用 来传送读写信号。
电路中有一条字线，用来选择 这个记忆单元；有两条位线， 用来传送读写信号。
A＝1，B＝0：T1止，T2通，记忆单元存储“0” A＝0，B＝1：T1通，T2止，记忆单元存储“1” 字线＝“0”，记忆单元未被选中，T5、T6止，F/F与位线断开，原存信息不 会丢失，称保持状态。 字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。
12
4.2 读/写存储器
双极型
工艺 电路结构 MOS型 工作方式 TTL型 ECL型
速度很快、功耗大、容量小
PMOS NMOS
CMOS 功耗小、容量大 （静态MOS除外）
静态MOS 动态MOS
ECL:发射集耦合逻辑电路的简称
13
RAM的分类
静态存储器SRAM（双极型、静态MOS型） 存储 信息 原理 依靠双wenku.baidu.com态电路内部交叉反馈的机制存储 信息。功耗较大,速度快,作Cache。 动态存储器DRAM（动态MOS型） 依靠电容存储电荷的原理存储信息。功耗 较小,容量大,速度较快,作主存。 SRAM：利用双稳态触发器来保存信息，只要不断电，信息是不会 丢失的，因为其不需要进行动态刷新，故称为“静态”(Static) 存储器。
10
读（取）操作 ：从CPU送来的地址所指定的存 储单元中取出信息，再送给CPU。
（1）地址->AR->AB （2） Read （3）Wait for MFC （4）(AR)->DB->DR CPU将地址信号送至地址总线 CPU发读命令 等待存储器工作完成信号(ready) 读出信息经数据总线送至CPU
3
存储系统的层次结构
根据各种存储器的存储
容量、存取速度和价格 比的不同，将它们按照 一定的体系结构组织起 来，使所放的程序和数 据按照一定的层次分布 在各种存储器中。
CPU
CACHE
主存（内存）
辅存（外存）
4
主存储器处于全机中心地位
(1)正在运行的程序和数据存放于存储 器中。CPU直接从存储器取指令或存取 数据。 (2)采用DMA技术或输入输出通道技术， 在存储器和输入输出系统之间直接传 输数据。
DRAM：利用MOS电容存储电荷来保存信息，使用时需要给电容充电 才能使信息保持，即要定期刷新（Dynamic）。
14
1、SRAM（Static RAM）
1）存储单元和存储器
六管静态基本存储电路（P71图4.2）
(1)为什么说六管静态基本存储电路是利用 双稳态触发器来保存信息？ (2)如何写“0”？如何写“1”？
字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。
※读操作※
因为T5、T6通＝＞则A、B
点与位线1、位线2相连。 若记忆单元为“1”＝＞A ＝0，B＝1。 ＝＞T1通，T2止，则位 线1产生负脉冲。 若记忆单元为“0”＝＞A ＝1，B＝0 ＝＞ T1止，T2通，则 位线2产生负脉冲。 这样根据两条位线上哪 一条产生负脉冲判断读出1 还是0。
18
16X1位静态存储器结构图（排列成4*4矩阵）
T1~T6:存储单元 （1bit，由一个 记忆单元构成） Y译码信号选择 T7、T8与X译码选 择的T5、T6一同 连通位线1、2
A0~A1:行地址， 经X译码器产生4 个译码信号来选 择4行。
A2~A3:列地址， 经Y译码器产生4 个译码信号来选 择4列
19
存储器的读写
当一个存储单元被选中，它的字线使该存储单元 的T5、T6管导通。列线把该存储单元的T7、T8管导 通。 若 WE 0 ，执行写操作，写入数据DIN，经T5、 T6、T7、T8，写入F/F。 若 WE 1 ，执行读操作，F/F的状态经T5、T6、 T7、T8和位线1、位线2，送入读出放大器，得到读 出数据信号Dout.
3.按存储介质分类
（1）磁表面存储器（磁带、硬盘） （2）半导体存储器（主存、Cache、ROM） （3）光存储器（光盘）
4.按信息的可保存性分类
（1）易失性存储器（RAM） （2）非易失性存储器（ROM）
8
2.主存储器的主要技术指标
主存储器的主要性能指标:主存容量、存储器存取时间和存储 周期。 （1）存储容量 按字节或按字寻址，容量为多少字节，单位： KB（210）， MB（220），GB（230）；地址线数决定最大直接寻址空间大小（n 位地址：2n）。 （2）存取时间（存储器访问时间或工作周期)（memory access time ）指启动一次存储器操作（读/写）到完成该操作所经历的 时间。 * 读出时间： 指从CPU向MEM发出有效地址和读命令开始，直到 将被选单元的内容读出为止所用的时间。 * 写入时间： 指从CPU向MEM发出有效地址和写命令开始，直到 信息写入被选中单元为止所用的时间。 （3） 存储周期（又称访问周期） CPU连续启动两次独立的存储器操作所需间隔的最小时间。 （目前一般存储器可达几纳秒） 9
存储体是存储器的核心，是存储单元 的集合体，而存储单元又是由若干个记忆 单元组成的。 数据 线 地址译码驱动电路包含译码器 和驱动器两部分组成。译码器将地 址总线输入的地址码转换成与之对 应的译码输出线上的有效电平，以 表示选中了某一存储单元，然后由 驱动器提供驱动电流去驱动相应的 读/写电路，完成对被选中存储单 元的读/写操作。
17
※写操作※
若要写入“1”，则使位线1输入“0”，位线2输入“1”，它们分别
通过T5、T6管迫使T1通、T2止＝＞A＝0，B＝1，使记忆单元内容 变成“1”，完成写“1”操作； 若要写入“0”，则使位线1输入“1”，位线2输入“0”，它们分别 通过T5、T6管迫使T1止、T2通＝＞A＝1，B＝0，使记忆单元内容 变成“0”，完成写“0”操作； 在该记忆单元未被选中或读出时，电路处于双稳态， F/F工 作状态由电源VDD不断给T1、T2供电，以保持信息，但是只要电源被 切断，原存信息便会丢失，这就是半导体存储器的易失性。
第4章 主存储器
1
存储器概述
存储器：存放计算机程序和数据的部件（主 存储器、辅助存储器、高速缓冲存储器）
存储器(内存、外存、缓存)的作用
计算机真正工作的场所是主存（内存），所有驱 动程序、操作系统、工作数据、成品/半成品应用程序 必须加载到主存中才能由CPU读取。 高速缓存（Cache）的速度比主存储器快，作为 CPU与内存的缓冲区，主要起到平衡CPU与主存这间的 速度的作用，有效解决了CPU速度与主存速度的不匹配 问题。 辅助存储器（如硬盘、软盘）也称为外存，用来 存放暂时不参加运行的程序和数据，以及永久存储信 息。辅助存储器的容量很大，但存取速度慢，并且不 能为CPU直接访问，必须先将其中信息调入主存后，才 能为CPU所访问。
CPU正在运行的程序和数据存放在主存 暂时不用的程序和数据存放在辅存
辅存只与主存进行数据交换
7
4.1 主存储器分类、技术指标和基本操作
1.按存储器在计算机系统中的作用分类
（1）高速缓冲存储器（Cache） （2）主存储器（内存） （3）辅助存储器（外存）
2.按存取方式分类
（1）只读存储器 MROM、PROM、EPROM、EEPROM、FLASHROM（U盘、固态盘、BIOS） （2）读写存储器 随机存取存储器RAM（Random Access Memory） 主存、cache 顺序存取存储器SAM（sequential Access Memory ） 磁带机 直接存取存储器DAM（Direct Access Memory ） 磁盘机
图4.6单管存储单元线路图
Cs不能做得太大，一般比位线上寄生电容Cd还要小，读出时，T 导通，电荷在Cs与Cd间分配，会使读出电流信息减少。 用单管作为存储器，读出放大器的灵敏度应具有较高的灵敏度， 因为信息保持保存在很小的Cs上，也只能保持2ms,必须定时刷新。
25
※写数据※
字线来“1”，T导通，电路被选中。 • 写“1”：若CS上无电荷数据线为低 电平，准备写“1”则VDD要对Cs充电 Cs上存储一定电荷“1”已写入 • 写“0”：若CS存有电荷数据线为高 电平，准备写“0”则Cs通过T放电 使Cs上无电荷“0”写入 • 如果写入的数据与Cs中原存储信息相同，则Cs中原存储有无电 荷的情形不会发生变化。
图4.5静态存储器写时序
24
2、DRAM工作原理
1）存储单元和存储器原理
※读数据※
数据线预充电至“1”，字线 来“1”，T导通。 • 原有“1”CS上充有电荷T 管在位线上产生读电流完成 读“1”操作。 • 原存“0”CS无电荷T管在 位线上不产生读电流完成读 “0”操作。 读完成后，CS上的电荷被 泄放完，因此是破坏性读出，必 须采用重写再生措施。
21
2）读/写时序
※读时序※
• CPU通过AB把要 读取的存储单元地 址传送到相应的芯 片读取地址引脚 (Adr，如2114的 A0-A9)
C S
• 激活片选信号CS’(CS’＝0），并发出读取命令（WE’＝1）， 经过一段时间，从芯片数据端（I/O）输出有效数据。 • 读出数据经DB送至目的地后，片选CS’和读命令WE’撤消。读 周期结束。
22
图4.4静态存储器芯片读数时序
根据地址和片选信号建立时间的先后不同，有 两种读数时间。若片选信号先建立，其输入输出波形 如图4.4(a)所示；若地址先建立，其输入输出波形 如图4.4(b)所示。
23
※写时序※
• CPU通过AB确定要写入信 息的位置，并把要写入的数 据传输到DB。 • 激活片选信号CS’ （CS’=0），并发出写取命 令（WE’＝0），将已传输过 来的数据写入相应的地址单 元。片选和写命令撤消。写 周期结束。
Cache工作原理——程序访问的局部性
在较短时间内由程序产生的地址往往集中在存储器 逻辑地址空间的很小范围内。（指令分布的连续性 和循环程序及子程序的多次执行）
数据分布不如指令明显，但对数组的访问及工作单 元的选择可使存储地址相对集中。
6
2、主存与辅存之间的关系
主存:(半导体) 优点:速度快 缺点:容量受限,单位成本高,断电丢失信息 辅存:(光盘,磁盘) 优点:容量大,信息长久保存,单位成本低. 缺点:存取速度慢
写（存）操作 ：将要写入的信息存入CPU所指定 的存储单元中。
（1）地址->AR->AB （2）数据->DR->DB （3）Write （4）Wait for MFC CPU将地址信号送至地址总线 CPU将要写入的数据送到数据总线 CPU发写信号 等待存储器工作完成信号(ready)
11
主存储器的基本结构
3.主存储器的基本操作
主存储器用来暂时存储CPU正在使用的指令和数据， 它和CPU的关系最为密切。 主存储器和CPU的连接是由总线支持的，连接形式 原理如图4．1所示。
CPU与主存之间采取异 步工作方式，以 ready 信 号表示一次访存操作的 结束。
问题： 如何完成存储器的读操作 和写操作？
2K字×n位
(3)多处理机系统采用共享存储器来存 取和交换数据。
5
1、主存和高速缓存之间的关系
Cache引入
为解决cpu和主存之间的速度差距,提高整机的运算 速度,在cpu和主存之间插入的由高速电子器件组成 的容量不大,但速度很高的存储器作为缓冲区。
Cache特点
存取速度快，容量小，存储控制和管理由硬件实现
20
SRAM2114
控制端：
64*64的存储矩阵（存储体），1K*4 CS : 片选 WE ：允许写 （1k个存储单元各由四个记忆单元组成） CS ＝0， WE ＝0： 允许写 • 1k=210位地址, 需要10根地址线。 A3~A8:行地址译码器，共26=64位 CS ＝0， WE ＝1： 允许读 A0~A2及A9:列地址译码器，24=16位 CS ＝1， WE ＝x： 未选 • I/O：4bit（数据输入输出）
地址 线
地 址 译 码 驱 动
存储体
I/O 和 读 写 电 路
读/写控制 线
I/O和读/写电路包括读出放大器、写入电路和读/写控制电路，用以完成 被选中存储单元中各位的读出和写入操作。 存储器的读/写操作是在控制器的控制下进行的。半导体存储芯片中的控 制电路，必须在接收到来自控制器的读/写命令或写允许信号后，才能实现正 确的读/写操作。
(3)T5、T6管的作用是什么？
15
T1~T6:构成一个记忆单元的主 体，能存储一位二进制信息。
其中：T1～T4－构成基本RS触发 器用来存储一位二进制信息。
T5、T6：构成读写控制门，用 来传送读写信号。
电路中有一条字线，用来选择 这个记忆单元；有两条位线， 用来传送读写信号。
A＝1，B＝0：T1止，T2通，记忆单元存储“0” A＝0，B＝1：T1通，T2止，记忆单元存储“1” 字线＝“0”，记忆单元未被选中，T5、T6止，F/F与位线断开，原存信息不 会丢失，称保持状态。 字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。
12
4.2 读/写存储器
双极型
工艺 电路结构 MOS型 工作方式 TTL型 ECL型
速度很快、功耗大、容量小
PMOS NMOS
CMOS 功耗小、容量大 （静态MOS除外）
静态MOS 动态MOS
ECL:发射集耦合逻辑电路的简称
13
RAM的分类
静态存储器SRAM（双极型、静态MOS型） 存储 信息 原理 依靠双wenku.baidu.com态电路内部交叉反馈的机制存储 信息。功耗较大,速度快,作Cache。 动态存储器DRAM（动态MOS型） 依靠电容存储电荷的原理存储信息。功耗 较小,容量大,速度较快,作主存。 SRAM：利用双稳态触发器来保存信息，只要不断电，信息是不会 丢失的，因为其不需要进行动态刷新，故称为“静态”(Static) 存储器。
10
读（取）操作 ：从CPU送来的地址所指定的存 储单元中取出信息，再送给CPU。
（1）地址->AR->AB （2） Read （3）Wait for MFC （4）(AR)->DB->DR CPU将地址信号送至地址总线 CPU发读命令 等待存储器工作完成信号(ready) 读出信息经数据总线送至CPU
3
存储系统的层次结构
根据各种存储器的存储
容量、存取速度和价格 比的不同，将它们按照 一定的体系结构组织起 来，使所放的程序和数 据按照一定的层次分布 在各种存储器中。
CPU
CACHE
主存（内存）
辅存（外存）
4
主存储器处于全机中心地位
(1)正在运行的程序和数据存放于存储 器中。CPU直接从存储器取指令或存取 数据。 (2)采用DMA技术或输入输出通道技术， 在存储器和输入输出系统之间直接传 输数据。
DRAM：利用MOS电容存储电荷来保存信息，使用时需要给电容充电 才能使信息保持，即要定期刷新（Dynamic）。
14
1、SRAM（Static RAM）
1）存储单元和存储器
六管静态基本存储电路（P71图4.2）
(1)为什么说六管静态基本存储电路是利用 双稳态触发器来保存信息？ (2)如何写“0”？如何写“1”？