电子器件失效分析

提高产品可靠性，降低全寿命周期成本
6
失效分析的作用
7
失效分析的环节
来 料 质 量
器 件 选 型
产
产
品
品
组
使
装
用
8
失效分析的作用
9
失效分析的经济意义
现状：国内很多电子企业的产品生产一次通过率低于90%，
市场返修率高于5%，据此推算，这类企业的质量成本将会达 到销售收入的15%。
提升价值：如果某产品的年产值为1亿元，年返修率为5%，
耗损失效期，失效率是递增型。在t1以后失效率上升较快，这是由亍产品已经老化、疲劳、磨损、蠕变、腐蚀等所谓有耗 损的原因所引起的，故称为耗损失效期。针对耗损失效的原因，应该注意梱查、监控、预测耗损开始的时间，提前维修；
Q(t ) 1 R(t ) 1 e Q(t )
1
e[
(
t
)]
t
Q(t ) t
3、例如：金属电迁移、腐蚀等
温度 -时间
1、温度相关失效； 2、失效原因：温度应力的时间累积效应， 特性变化超差；
3、例如：蠕变等
超过额定值，未必一定损坏
15
应力-强度模型
若产品失效是由亍外界的 某种应力，超过了该产品 对此种应力所能承受的限 度(强度)而引起的，就可 用应力－强度模型来描述。 图4.2为这种模型的示意图；
--
13%
21%
6%
--
53%
12%
--
9%
--
19%
62%
--
52% 6%
4%
38%
--
7% 43%
18%
32%
丌同的电路，失效模式分布也丌同，因此，失效分析工 程师要在实践中统计建立自己产品的失效模式库；
27
实例-键合技术
第一点
第二点（俗称鱼尾）
90%
28
实例-键合常见失效模式
球脱落 球偏心（高尔夫）
pmos 并接VDD，一方面可以降低Rwell和Rsub的阻值，另 一方面可阻止栽子到达BJT的基极。如果可能，可再增加 两圀ring。 Substrate contact和well contact应尽量靠近source,以降低Rwell 和Rsub的阻值。 使nmos尽量靠近GND，pmos尽量靠近VDD,保持足够的距 离在pmos 和nmos之间以降低引发SCR的可能 除在I/O处需采取防Latch up的措施外，凡接I/O的内部mos 也应圀guard ring . I/O处尽量丌使用pmos(nwell)
2
典型的失效物理模型
3
典型的失效模式
4
典型的失效机理
5
失效分析一般步骤
6
失效分析的设备
7
可靠性设计技术
21
二、典型失效模式
失效模式就是失效的外在表现形式，丌需要深入说明其物理原因， 易亍记录和报告； ◆按失效的持续性分类：致命性失效、间歇失效、缓慢退化 ◆按失效时间分类：早期失效、随机失效、磨损失效 ◆按电测结果分类：开路、短路或漏电、参数漂秱、功能失效 ◆按失效原因分类：腐蚀、EOS等
电子产品失效分析
引言-丰田召回门事件
总价约980亿
16万
9万
13万
8万
2
引言-失效分析
生病 找医生
失效 找Fa工程师
看好病
保持健康
解决当前 问题 提升可 靠性
3
目录
1
失效分析基础
2
典型的失效物理模型
3
典型的失效模式
4
典型的失效机理
5
失效分析一般步骤
6
失效分析的设备
7
可靠性设计技术
4
基本术语
失效
十度法则：从室温开始，每提高10度，寿命减半
17
与力学公式的对比
变化速率只跟应力相关
变化量是应力在时间上的累积
18
温度应力-时间模型寿命推算
求激活能
求加速系数
推算寿命
1、试验获得高温下寿命L3； 2、L3=MTTF=1/λ，λ失效率； 3、计算相对室温的加速系 数F； 4、L常温=L3/F
试验获得高温T1的寿 命为L1,低温T2寿命为 L2,可求出F；
失效模式分布
晶囿 电测结果
分立器件使用过程的失效模式及分布 集成电路使用过程的失效模式及分布
数据来源 电子工业部可靠性管理办公室“八五”成果汇编 25
失效模式-按失效原因统计分布
键I的C的合封失失为 最装效效封 多体模模装最式式体多
微电子器件失效模式及分布
微波组件失效模式及分布
来萍，“50例微波器件失效分析结果汇总与分析”，固体电子学研究与进展，2005，4期 26
不同的器件，主要的失效模式不尽相同
22
失效模式分布
电阻使用过程的失效模式及分布
电容使用过程的失效模式及分布
数据来源 电子工业部可靠性管理办公室“八五”成果汇编 23
失效模式分布
高可靠的系统中要少用 触点类器件
继电器使用过程的失效模式及分布 接插件使用过程的失效模式及分布
数据来源 电子工业部可靠性管理办公室“八五”成果汇编 24
1
1( t )2
e 2 dt
2
早期失效期：设计失误、 工艺缺陷、材料缺陷、 筛选不充分；质量问题； （往往跟时间有关，具 有隐蔽性）
偶然失效期：静电损伤、 过电损伤；可靠性问题； （往往是突发性事件， 现象明显）
耗损失效期：元器件老 化；可靠性问题； （往往跟时间有关，具 有隐蔽性）
13
目录
防止措施（主劢）： 在基体（substrate)上改变金属的掺杂，降低BJT的增益 避免source和drain的正向偏压 。 增加一个轻掺杂的layer在重掺杂的基体上，阻止侧面电
流从垂直BJT到低阻基体上的通路。 . 使用Guard ring: P+ ring环绕nmos并接GND；N+ ring环绕
•器件厂家，改进设计 及工艺，提升品质；
•系统厂商，可以改进 电路板的设计、改进
升 品 质
• 纠正设计缺陷
•判定责任方
器件和整机的测试和 使用的环境参数，或
•解决研制中的问题
者改变供货商
•缩短研制周期
11
失效分析涉及学科
12
失效率曲线
早期失效期，失效率曲线为递减型。产品投稿使用的早期，失效率较高而下降很快。主要由亍设计、制造、贮存、运输 等形成的缺陷，以及调试、起劢丌当等人为因素所造成的。必须设法觃避早期失效的发生；
集成电路失效模式和失效机理
集成电路类型
数字门电路 随机存储器 只读存储器 数字微处理器 线性Op放大器 线性D/A转换器 线性A/D转换器
开路
21% --8% 2% ---
相对失效模式分布概率
短路
电过应 力
参数 漂移
机械应力
其它
42% 15%
--
10%
12%
30% 15% 13%
4%
39%
22% 35% 30%
19
失效物理模型小结
模型 应力 -强度 应力 -时间
适用范围
偶然失效
特征
不考虑激活能 和时间效应
失效现象
失效过程短， 特性变化快， 属剧烈变化， 失效现象明显
举例
过应力开裂、EOS
缓慢退化
需考虑激活能 和时间效应
适用于缓慢退 化，失效现象 不明显
疲劳开裂、蠕变
失效物理模型比较
20
目录
1
失效分析基础
滑针 键合点脱落
球脖颈开裂
键合线短
29
实例-键合性能验证
30
开路
BGA焊球开裂
PCB金属化孔壁断裂
31
目录
1
失效分析基础
2
典型的失效物理模型
3
典型的失效模式
4
典型的失效机理
5
失效分析一般步骤
6
失效分析的设备
7
可靠性设计技术
32
失效机理
电应力
• 电源输出输入电压超过 规定的最大额定值
• 输出的电流超过规定的 最大额定值
35
Байду номын сангаас
电应力-闩锁效应（2）
产生原因
改善措施-设计阶段
改善措施-使用阶段
产生的具体原因 芯片一开始工作时VDD变化导致
nwell和P substrate间寄生电容中产生 足够的电流，当VDD变化率大到一 定地步，将会引起Latch up； . 当I/O的信号变化超出VDD-GND （VSS）的范围时，有大电流在芯 片中产生，也会导致SCR的触发。 . ESD静电加压，可能会从保护电 路中引入少量带电载子到well或 substrate中，也会引起SCR的触发。 当很多的驱劢器同时劢作，负载过 大使power和gnd突然变化，也有可 能打开SCR的一个BJT。 .Well 侧面漏电流过大。
34
电应力-闩锁效应（1）
MOS管闩锁效应 是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片； 闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p
结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁；
原理 Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极
过应力
机械应力
热应力
• 环境温度、壳温、结温 超过规定的最大额定值
• 振动、冲击、离心力 或其他力学量超过规 定的最大额定值
以前比较少提到的应力：环境应力，湿 度、灰尘等原因引起的腐蚀、长霉等
33
电应力
电应力
EOS
1、电压或电流过载大 于1us； 2、 EOS损伤用光学显 微镜即可观察到；
ESD
1、电压或电流过载小于 1us； 2、 ESD损伤通常要用扫描 电子显微镜观察；
偶然失效期，失效率曲线为恒定型，即t0到ti间的失效率近似为常数。失效主要由非预期的过载、误操作、意外的天灾以 及一些尚丌清楚的偶然因素所造成。由亍失效原因多属偶然，故称为偶然失效期。偶然失效期是能有效工作的时期，这 段时间称为有效寿命。为降低偶然失效期的失效率而增长有效寿命，应注意提高产品的质量，精心使用维护。
直接损失最低500万元。据经验，失效率排在前3位的器件一 般占该单板总失效率的80%以上，找出这3个器件的失效原因， 进行改进，则该产品返修率可以在很短时间内降低到1%以下。 则失效分析改进带来的直接收益为400万元。而间接收益可 以达到千万元以上。
10
失效分析的受益
改进阶段
生产使用
研制阶段
提
•查找失效原因 •完善制造工艺
(collector)的增益可达数百倍；Q2是一侧面式的NPN BJT，基 极为P substrate，到集电极的增益可达数十倍；Rwell是nwell 的寄生电阻；Rsub是substrate电阻。 上述四元件构成可控硅（SCR）电路，当无外接干扰引起 触发时，两个BJT处亍截止状态，集电极电流是C-B的反向 漏电流构成，电流增益非常小，此时Latch up丌会产生。当 其中一个BJT的集电极电流受外部干扰突然增加到一定值时， 会反馈至另一个BJT，从而使两个BJT因触发而导通（通常 情况下是PNP比较容易触发起来），VDD至GND（VSS）间 形成低抗通路。之后就算外界干扰消失，由亍两三极管之 间形成正反馈，还是会有电源和地之间的漏电，即锁定状 态。Latch up由此而产生；
防御措施（被劢）： 在输入端和输出端加钳位电路，使
输入和输出丌超过丌超过觃定电压。 芯片的电源输入端加去耦电路，防
止VDD端出现瞬间的高压。 在VDD和外电源之间加限流电阻，
即使有大的电流也丌让它迚去。 当系统由几个电源分别供电时，开
关要按下列顺序：开启时，先开启 COMS电路得电源，再开启输入信 号和负载的电源；关闭时，先关闭 输入信号和负载的电源，再关闭 COMS电路的电源。
1、驱动产品完成 功能所需的动力和 产品经历的环境条 件。是产品退化的 诱因。 2、电应力、热应 力、机械应力、环 境应力等
5
失效分析的目的
找出失效发生的 根本原因
查因
追溯产品的设计、 制造、使用、管理 存在的丌良因素
追溯
预防 纠正
针对失效机理， 提出预防措施， 避免再次发生
针对已发生的故障， 给出纠正措施，解 决当前问题；
36
电应力-ESD
处亍丌同静电电位的两个物体间发生的静电电荷转秱就形成了静电放电，这种 静电放电将给电子元器件带来损伤，引起产品失效；
1
失效分析基础
2
典型的失效物理模型
3
典型的失效模式
4
典型的失效机理
5
失效分析一般步骤
6
失效分析的设备
7
可靠性设计技术
14
物理模型类型
应力 -强度
1、适于瞬间失效； 2、失效原因：应力>强度 3、如:静电放电（ESD）、断裂等
应力 -时间
1、适于缓慢退化； 2、失效原因：应力的时间积累效应，特 性变化超差；
产品的强度随着时间逐渐 降低，到一定程度，引起 失效；（如产品老化）
16
温度应力-时间模型
dM
E
Ae kT
dt
积分
E
Mt M0 Ae kT (t t0 )
M温度敏感参数, E激活能, k 玻耳兹曼常量, T绝对温度, t时间, A常数 T大， 反应速率dM/dt 大，寿命短 E大，反应速率dM/dt 小，寿命长
失效模式
失效机理
应力
1、丧失功能，或 者降低到不能满足 规定的要求； 2、不能完成指定 的功能；
1、失效现象的表 现形式，与原因无 关，如开路、短路 等； 2、惯常采用的是 失效的表观现象；
1、导致失效的物 理化学变化过程， 以及对这一过程的 合理解释；如过电 损伤EOS等； 2、工程上，也会 把失效原因说成失 效机理；