第5章 嵌入式最小系统设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
嵌入式系统原理与设计
第五章 嵌入式最小系统设计
本章提要
1
电源、晶振及复位电路
2 存储器接口
3
中断接口
4
JTAG接口
5.1.0 嵌入式最小系统 • 框图
时钟系统
可选，但是在样 调试测试接口 品阶段通常都会 设计这部分电路
供电系统 (电源)
嵌入式控制器
复位及其 配置系统
可选，因为许多面向嵌入 式领域的微控制器内部集 成了程序和数据存储器
48Pins
48Pins
3.3V
nWBE<0> nCE nRCS<0> nRESET
3.3V
nWBE<0> nCE nRESET nRCS<0>
图5.7 32位FLASH存储系统电路图
5.2.2 存储器接口电路
SDRAM接口电路
SDRAM存储器HY57V641620存储容量为4组×16M
位（8M字节），工作电压为3.3V，常见封装为54脚 TSOP，兼容LVTTL接口，支持自动刷新（AutoRefresh）和自刷新（Self-Refresh），16位数据宽度 。
25 24 23 22 21 20 19 18 8 7 6 5 4 3 2 1 48 17 16 9 27 46 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 Vss Vss DQ0 DQ1 DQ2 VDD DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15/A-1 CE# OE# WE# RYBY# RESET BYTE# Vcc 29 31 33 35 38 40 42 44 30 32 34 36 39 41 43 45 26 28 11 15 12 47 37
使用SDRAM不但能提高系统表现，还能简化设计，
5.2.1 存储器概述
SDRAM的工作特性
SDRAM的初始化：SDRAM在上电100~200us后，必须由一
个初始化进程来配臵SDRAM的模式寄存器。
访问存储单元：先由ACTIVE命令激活要读/写的BANK，并锁
存行地址，然后在读/写指令有效时锁存列地址。一旦BANK被 激活，则只有执行一次预充命令后才能再次激活同一BANK。
5.2.2 存储器接口电路
Flash存储器接口电路
Flash存储器是一种可在系统（In-System）进行电擦写，掉电后 信息不丢失的存储器。它具有低功耗、大容量、擦写速度快、可 整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部 嵌入的算法完成对芯片的操作。
Flash存储器HY29LV160的单片存储容量为16M位（2M字节）
5.2.2 存储器接口电路
VDD DQ0 VDDQ DQ1 DQ2 VSSQ DQ3 DQ4 VDDQ DQ5 DQ6 VSSQ DQ7 VDD LDQM /WE /CAS /RAS /CS BA0 BA1 A10/AP A0 A1 A2 A3 VDD
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
48Pins
3.3V
图5.6 16位FLASH存储系统电路图
nRESET
nWBE<0> nCE
nRCS<0>
5.2.2 存储器接口电路
XDATA[15:0] ADDR[19:0] U1 HY29LV160
25 24 23 22 21 20 19 18 8 7 6 5 4 3 2 1 48 17 16 9 27 46 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 Vss Vss DQ0 DQ1 DQ2 VDD DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15/A-1 CE# OE# WE# RYBY# RESET BYTE# Vcc 29 31 33 35 38 40 42 44 30 32 34 36 39 41 43 45 26 28 11 15 12 47 37 25 24 23 22 21 20 19 18 8 7 6 5 4 3 2 1 48 17 16 9 27 46
闪速存储器（Flash Memory）是一类非易失性存储器 （NVM，Non-Volatile Memory），即使在供电电源关 闭后仍能保持片内信息；而诸如DRAM、SDRAM这类 易失性存储器，当供电电源关闭时片内信息随即丢失。
5.2.1 存储器概述
Flash
ROM 为 代 码 存 储 器 映 射 在 处 理 器 的 ROM/SRAM/Flash Bank0 地 址 空 间 （ 从 系 统 地 址 0x00000000开始）。 处开始取得指令运行。因此，Flash ROM中主要存放 系统启动代码，这些代码必须在系统上电时完成一系 列初始化的工作，例如设臵中断处理程序入口，初始 化看门狗、中断控制器、时钟控制器、DMA控制器、 存储器控制器及堆栈等。经过了这些初始化，系统才 得以正确启动并开始工作。
TSOP48
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25
A[16] BYTE# Vss DQ[15]/A[-1] DQ[7] DQ[14] DQ[6] DQ[13] DQ[5] DQ[12] DQ[4] Vcc DQ[11] DQ[3] DQ[10] DQ[2] DQ[9] DQ[1] DQ[8] DQ[0] OE# Vss CE# A[0]
5.1.2 晶振电路
微处理器
VCC
X1 X2
R QS 10.0MHz
XCLK
C Clock
可以使用稳定的 时钟信号源，如 有源晶振等。
NC
使用外部时钟源
系统的晶振电路
5.1.3 复位电路
复位电路主要完成系统的上电复位和系统在运行时用
户的按键复位功能。
复位电路可由简单的RC电路构成，也可使用其他的
图5.5
HY29LV160引脚分布（TSOP48封装）
5.2.2 存储器接口电路
20 A[19:0] CE# OE# WE# RESET# BYTE# DQ[7:0] 7 DQ[14:8] DQ15/A-1 RY/BY# 8
图5.4 HY29LV160的逻辑框图
5.2.2 存储器接口电路
引脚 A[19:0] DQ[15]/A[-1] DQ[14:0] BYTE# CE# OE# WE# RESET# 类型 I I/O 三态 I I I I I 描 述 地址总线。在字节模式下，DQ[15]/A[-1]用作21位字节地址的最低位。 数据总线。在读写操作时提供8位或16位的数据宽度。在字节模式下， DQ[15]/A[-1]用作21位字节地址的最低位，而DQ[14:8]处于高阻状态。 模式选择。低电平选择字节模式，高电平选择字模式。
Technology的LT108X系列等。
常见的型号有：LT1083、LT1084、LT1085、
LT1086等。
5.1.1 电源电路
5V Vin
LT1085CT-33 Vout ADJ
3.3V
wk.baidu.com图5.1 系统的电源电路
5.1.2 晶振电路
晶振电路用于向CPU及其他电路提供工作时钟。在最小系统 中，S3C4510B使用有源晶振。 根据S3C4510B的最高工作频率以及PLL电路的工作方式， 选择10MHz的有源晶振。10MHz的晶振频率经过S3C4510B 片内的PLL电路倍频后，最高可以达到50MHz。片内的PLL 电路兼有频率放大和信号提纯的功能，因此，系统可以以较 低的外部时钟信号获得较高的工作频率，以降低因高速开关 时钟所造成的高频噪声。 有源晶振的1脚接5V电源，2脚悬空，3脚接地，4脚为晶振 的输出，可通过一个小电阻（例如22Ω）接S3C4510B的 XCLK引脚。
就绪/忙 状态指示。用于指示写或擦除操作是否完成。当HY29LV160正在 进行编程或擦除操作时，该引脚位低电平，操作完成时为高电平，此时 可读取内部的数据。 3.3V电源 接地
RY/BY# VCC VSS
O ---
5.2.2 存储器接口电路
XDATA[15:0] ADDR[19:0] U1 HY29LV160
片选信号，低电平有效。在对HY29LV160进行读写操作时，该引脚必须 为低电平，当为高电平时，芯片处于高阻旁路状态。
输出使能，低电平有效。在读操作时有效，写操作时无效。 写使能，低电平有效。在对HY29LV160进行编程和擦除操作时，控制相 应的写命令。
硬件复位，低电平有效。对HY29LV160进行硬件复位。当复位时， HY29LV160立即终止正在进行的操作。
U2 HY29LV160
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 Vss Vss DQ0 DQ1 DQ2 VDD DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15/A-1 CE# OE# WE# RYBY# RESET BYTE# Vcc 29 31 33 35 38 40 42 44 30 32 34 36 39 41 43 45 26 28 11 15 12 47 37
相对较复杂，但功能更完善的电路。
3.3V
R1 Reset C1 S1 nRset
图5.3 RC复位电路
5.2.1 存储器概述
存储器是嵌入式系统中存储数据和程序的功能部件。在
基于ARM核的嵌入式系统中可能包含多种类型的存储器 件，如Flash、ROM、SRAM和SDRAM等，而且不同类 型的存储器件要求不同的速度、数据宽度等。 1．Flash ROM器件
刷新和预充：刷新周期可由（最小刷新周期/时钟周期）计算
获得。对BANK预充电或者关闭已激活的BANK，可预充特定 BANK，也可同时作用于所有BANK。
操作控制：nSDCS、nSDRAS、nSDCAS和nWE在时钟上升
沿的状态决定具体操作动作，地址线和BANK选择控制线在部 分操作动作中作为辅助参数输入。
存储器系统
5.1.1 电源电路
在S3C4510B最小系统中，需要使用5V和3.3V的直流
稳压电源。其中，S3C4510B及部分外围器件需3.3V 电源，另外部分器件需5V电源。为简化系统电源电路 的设计，要求整个系统的输入电压为高质量的5V的直 流稳压电源。
常用的完成5V到3.3V的DC-DC转换器有Linear
TSOP48
54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28
，工作电压为2.7V～3.6V，采用48脚TSOP封装或48脚FBGA 封装，16位数据宽度，可以以8位（字节模式）或16位（字模 式）数据宽度的方式工作。
HY29LV160仅需单3V电压即可完成在系统的编程与擦除操作
，通过对其内部的命令寄存器写入标准的命令序列，可对其进 行编程（烧写）、整片擦除、按扇区擦除及其他操作。
系统上电复位时，处理器就自动从0x00000000地址
5.2.1 存储器概述
2．SDRAM器件
同步动态存储器（SDRAM，Synchronous
Dynamic RAM）是在现有的标准动态存储器中加入同步控制逻 辑（一个状态机），利用一个单一的系统时钟同步所 有的地址数据和控制信号。 提供高速的数据传输。在功能上，它类似常规的 DRAM，并且也需时钟进行刷新。可以说，SDRAM 是一种改善了结构的增强型DRAM。目前的SDRAM 有10ns和8ns两种。
5.2.2 存储器接口电路
A[15] A[14] A[13] A[12] A[11] A[10] A[9] A[8] A[19] NC WE# RESET# NC NC RY/BY# A[18] A[17] A[7] A[6] A[5] A[4] A[3] A[2] A[1]
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
第五章 嵌入式最小系统设计
本章提要
1
电源、晶振及复位电路
2 存储器接口
3
中断接口
4
JTAG接口
5.1.0 嵌入式最小系统 • 框图
时钟系统
可选，但是在样 调试测试接口 品阶段通常都会 设计这部分电路
供电系统 (电源)
嵌入式控制器
复位及其 配置系统
可选，因为许多面向嵌入 式领域的微控制器内部集 成了程序和数据存储器
48Pins
48Pins
3.3V
nWBE<0> nCE nRCS<0> nRESET
3.3V
nWBE<0> nCE nRESET nRCS<0>
图5.7 32位FLASH存储系统电路图
5.2.2 存储器接口电路
SDRAM接口电路
SDRAM存储器HY57V641620存储容量为4组×16M
位（8M字节），工作电压为3.3V，常见封装为54脚 TSOP，兼容LVTTL接口，支持自动刷新（AutoRefresh）和自刷新（Self-Refresh），16位数据宽度 。
25 24 23 22 21 20 19 18 8 7 6 5 4 3 2 1 48 17 16 9 27 46 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 Vss Vss DQ0 DQ1 DQ2 VDD DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15/A-1 CE# OE# WE# RYBY# RESET BYTE# Vcc 29 31 33 35 38 40 42 44 30 32 34 36 39 41 43 45 26 28 11 15 12 47 37
使用SDRAM不但能提高系统表现，还能简化设计，
5.2.1 存储器概述
SDRAM的工作特性
SDRAM的初始化：SDRAM在上电100~200us后，必须由一
个初始化进程来配臵SDRAM的模式寄存器。
访问存储单元：先由ACTIVE命令激活要读/写的BANK，并锁
存行地址，然后在读/写指令有效时锁存列地址。一旦BANK被 激活，则只有执行一次预充命令后才能再次激活同一BANK。
5.2.2 存储器接口电路
Flash存储器接口电路
Flash存储器是一种可在系统（In-System）进行电擦写，掉电后 信息不丢失的存储器。它具有低功耗、大容量、擦写速度快、可 整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部 嵌入的算法完成对芯片的操作。
Flash存储器HY29LV160的单片存储容量为16M位（2M字节）
5.2.2 存储器接口电路
VDD DQ0 VDDQ DQ1 DQ2 VSSQ DQ3 DQ4 VDDQ DQ5 DQ6 VSSQ DQ7 VDD LDQM /WE /CAS /RAS /CS BA0 BA1 A10/AP A0 A1 A2 A3 VDD
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
48Pins
3.3V
图5.6 16位FLASH存储系统电路图
nRESET
nWBE<0> nCE
nRCS<0>
5.2.2 存储器接口电路
XDATA[15:0] ADDR[19:0] U1 HY29LV160
25 24 23 22 21 20 19 18 8 7 6 5 4 3 2 1 48 17 16 9 27 46 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 Vss Vss DQ0 DQ1 DQ2 VDD DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15/A-1 CE# OE# WE# RYBY# RESET BYTE# Vcc 29 31 33 35 38 40 42 44 30 32 34 36 39 41 43 45 26 28 11 15 12 47 37 25 24 23 22 21 20 19 18 8 7 6 5 4 3 2 1 48 17 16 9 27 46
闪速存储器（Flash Memory）是一类非易失性存储器 （NVM，Non-Volatile Memory），即使在供电电源关 闭后仍能保持片内信息；而诸如DRAM、SDRAM这类 易失性存储器，当供电电源关闭时片内信息随即丢失。
5.2.1 存储器概述
Flash
ROM 为 代 码 存 储 器 映 射 在 处 理 器 的 ROM/SRAM/Flash Bank0 地 址 空 间 （ 从 系 统 地 址 0x00000000开始）。 处开始取得指令运行。因此，Flash ROM中主要存放 系统启动代码，这些代码必须在系统上电时完成一系 列初始化的工作，例如设臵中断处理程序入口，初始 化看门狗、中断控制器、时钟控制器、DMA控制器、 存储器控制器及堆栈等。经过了这些初始化，系统才 得以正确启动并开始工作。
TSOP48
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25
A[16] BYTE# Vss DQ[15]/A[-1] DQ[7] DQ[14] DQ[6] DQ[13] DQ[5] DQ[12] DQ[4] Vcc DQ[11] DQ[3] DQ[10] DQ[2] DQ[9] DQ[1] DQ[8] DQ[0] OE# Vss CE# A[0]
5.1.2 晶振电路
微处理器
VCC
X1 X2
R QS 10.0MHz
XCLK
C Clock
可以使用稳定的 时钟信号源，如 有源晶振等。
NC
使用外部时钟源
系统的晶振电路
5.1.3 复位电路
复位电路主要完成系统的上电复位和系统在运行时用
户的按键复位功能。
复位电路可由简单的RC电路构成，也可使用其他的
图5.5
HY29LV160引脚分布（TSOP48封装）
5.2.2 存储器接口电路
20 A[19:0] CE# OE# WE# RESET# BYTE# DQ[7:0] 7 DQ[14:8] DQ15/A-1 RY/BY# 8
图5.4 HY29LV160的逻辑框图
5.2.2 存储器接口电路
引脚 A[19:0] DQ[15]/A[-1] DQ[14:0] BYTE# CE# OE# WE# RESET# 类型 I I/O 三态 I I I I I 描 述 地址总线。在字节模式下，DQ[15]/A[-1]用作21位字节地址的最低位。 数据总线。在读写操作时提供8位或16位的数据宽度。在字节模式下， DQ[15]/A[-1]用作21位字节地址的最低位，而DQ[14:8]处于高阻状态。 模式选择。低电平选择字节模式，高电平选择字模式。
Technology的LT108X系列等。
常见的型号有：LT1083、LT1084、LT1085、
LT1086等。
5.1.1 电源电路
5V Vin
LT1085CT-33 Vout ADJ
3.3V
wk.baidu.com图5.1 系统的电源电路
5.1.2 晶振电路
晶振电路用于向CPU及其他电路提供工作时钟。在最小系统 中，S3C4510B使用有源晶振。 根据S3C4510B的最高工作频率以及PLL电路的工作方式， 选择10MHz的有源晶振。10MHz的晶振频率经过S3C4510B 片内的PLL电路倍频后，最高可以达到50MHz。片内的PLL 电路兼有频率放大和信号提纯的功能，因此，系统可以以较 低的外部时钟信号获得较高的工作频率，以降低因高速开关 时钟所造成的高频噪声。 有源晶振的1脚接5V电源，2脚悬空，3脚接地，4脚为晶振 的输出，可通过一个小电阻（例如22Ω）接S3C4510B的 XCLK引脚。
就绪/忙 状态指示。用于指示写或擦除操作是否完成。当HY29LV160正在 进行编程或擦除操作时，该引脚位低电平，操作完成时为高电平，此时 可读取内部的数据。 3.3V电源 接地
RY/BY# VCC VSS
O ---
5.2.2 存储器接口电路
XDATA[15:0] ADDR[19:0] U1 HY29LV160
片选信号，低电平有效。在对HY29LV160进行读写操作时，该引脚必须 为低电平，当为高电平时，芯片处于高阻旁路状态。
输出使能，低电平有效。在读操作时有效，写操作时无效。 写使能，低电平有效。在对HY29LV160进行编程和擦除操作时，控制相 应的写命令。
硬件复位，低电平有效。对HY29LV160进行硬件复位。当复位时， HY29LV160立即终止正在进行的操作。
U2 HY29LV160
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 Vss Vss DQ0 DQ1 DQ2 VDD DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15/A-1 CE# OE# WE# RYBY# RESET BYTE# Vcc 29 31 33 35 38 40 42 44 30 32 34 36 39 41 43 45 26 28 11 15 12 47 37
相对较复杂，但功能更完善的电路。
3.3V
R1 Reset C1 S1 nRset
图5.3 RC复位电路
5.2.1 存储器概述
存储器是嵌入式系统中存储数据和程序的功能部件。在
基于ARM核的嵌入式系统中可能包含多种类型的存储器 件，如Flash、ROM、SRAM和SDRAM等，而且不同类 型的存储器件要求不同的速度、数据宽度等。 1．Flash ROM器件
刷新和预充：刷新周期可由（最小刷新周期/时钟周期）计算
获得。对BANK预充电或者关闭已激活的BANK，可预充特定 BANK，也可同时作用于所有BANK。
操作控制：nSDCS、nSDRAS、nSDCAS和nWE在时钟上升
沿的状态决定具体操作动作，地址线和BANK选择控制线在部 分操作动作中作为辅助参数输入。
存储器系统
5.1.1 电源电路
在S3C4510B最小系统中，需要使用5V和3.3V的直流
稳压电源。其中，S3C4510B及部分外围器件需3.3V 电源，另外部分器件需5V电源。为简化系统电源电路 的设计，要求整个系统的输入电压为高质量的5V的直 流稳压电源。
常用的完成5V到3.3V的DC-DC转换器有Linear
TSOP48
54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28
，工作电压为2.7V～3.6V，采用48脚TSOP封装或48脚FBGA 封装，16位数据宽度，可以以8位（字节模式）或16位（字模 式）数据宽度的方式工作。
HY29LV160仅需单3V电压即可完成在系统的编程与擦除操作
，通过对其内部的命令寄存器写入标准的命令序列，可对其进 行编程（烧写）、整片擦除、按扇区擦除及其他操作。
系统上电复位时，处理器就自动从0x00000000地址
5.2.1 存储器概述
2．SDRAM器件
同步动态存储器（SDRAM，Synchronous
Dynamic RAM）是在现有的标准动态存储器中加入同步控制逻 辑（一个状态机），利用一个单一的系统时钟同步所 有的地址数据和控制信号。 提供高速的数据传输。在功能上，它类似常规的 DRAM，并且也需时钟进行刷新。可以说，SDRAM 是一种改善了结构的增强型DRAM。目前的SDRAM 有10ns和8ns两种。
5.2.2 存储器接口电路
A[15] A[14] A[13] A[12] A[11] A[10] A[9] A[8] A[19] NC WE# RESET# NC NC RY/BY# A[18] A[17] A[7] A[6] A[5] A[4] A[3] A[2] A[1]
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24