第四章门电路和组合逻辑电路

(1) 0 A 0
(4) A A 0 (7) A A A
(2) 1 A A (5) 0 A A
(8) A A 1
二极管与门电路
+12 V
设：3 V 为高电位 1， 0.3 V 为低电位 0，二极管
A B
R DA
DB
uY = 0.3 V 管压降为 0.3 V。
Y
设： uA = 0， uB = uC = 3 V 则 DA导通， DB、
DC C
DC 截止。 uY = 0.3 V
Y=0
uA，uB，uC 中任意一个或两个为 0， Y = 0
uY = 5 – ube3 – ube4 – uR2 = 5 – 0.7 – 0.7 = 3.6 V Y = 1
小
2. 输入全为 1
+5 V
UB1= 2.1RV1
R2
T1
UC2= 1V
A
T2
B
C
+5 V
A
B1
R1 C1
R3
B
T3 T5
R5
R4
uY = 0.3V
T4
+Ucc R1 T1
Y
灌电流
C
设 uA= uB= uC= 3.6 V ，输入端全部是高电平，UB1升高，足以使 T2 、T5 导通，uo = 0.3 V,Y = 0。且UB1= 2.1V，T1 发射结全部反偏。
DB
B
DC
uY = 2.7 V
C
Y
R
–12 V
设： uA = uB = uC = 3 V DA 、DB 、DC 都导通 uY = 2.7 V，Y = 1
A
DA
DB
B
DC
uY= – 0.3V
C
Y
R
–12 V
设： uA= uB = uC = 0 V DA、DB、DC 都导通 uY = – 0.3 V， Y = 0
+12 V
R
设： uA = uB = uC = 0
DA A
uY = 0.3V
DA、DB、DC 都导通
DB
Y
uY = 0.3 V
B
Y=0
DC C
+12V
A
R
DA
uY = 3.3 V 设： uA = uB = uC = 3 V DA、DB、DC 都导通
DB
Y
B
uY = 3.3 V， Y = 1
DC C
A
&
B
Y
E
E 为控制端且高电平 有效，即 E = 1 时，同 TTL 与非门，Y = AB；E = 0 时，输出端为高阻状态。
用三态门接成总线结构
&
&
&
ABE ABE ABE
&
A BE 返回
组合逻辑电路的分析
逻辑代数：按一定逻辑规律进行运算的代数。 逻辑代数不代表数，而是代表两种相互对立的状态。 逻辑代数中的变量称为逻辑变量。它只能取“0”或“1”。 1. 逻辑代数运算法则 基本运算法则：
或逻辑关系式：Y = A + B + C
A
B
>1
Y
C
晶体管非门电路
+UCC
设 ：uA = 3 V，T 饱和导通。 uY = 0.3 V，Y = 0。
RC uY = 0.3V
Rk
A
•
Y
T
RB –UBB
+UCC
设： uA = 0 V， T 截止
RC uY = UCC
uY = UCC ，Y = 1
A Rk •
D
+5 V
R2
R4
UB3= 1 V
E
T1
A B
T3
T2
T4
T5
Y
E = 1 时，二极管 D 截止， R3 Y = AB，同 TTL 与非门。
R5
E = 0 时， UB1 = 1 V， T2 、T5 截止；二极管 D 导通， 使 UB3 = 1 V。T3、T4 截止，输出端开路(高阻状态)。
三态门逻辑符号
与非门的逻辑功能：全 1 出 0，有 0 出 1。
TTL 与非门组件就是将若干个与非门电路， 经过集成电路工艺制作在同一芯片上。
+UC 14 13 12 11 10 9 8
&
&
74LS00
&
&
74LS00 组件含有 两个输入端的与
非门四个。
1 2 3 4 5 6 7地
三态输出与非门电路
R1
UB1= 1 V
门电路的基本概念
门电路：实现各种逻辑关系的电路 分析逻辑电路时只用两种相反的工作状态，并 用 1 或 0 表示。如开关接通用 1 表示，开关断开用 0 表示。灯亮可用 1 表示，灯灭可用 0 表示。 正逻辑系统：高电位用 1 表示，低电位用 0 表示。 负逻辑系统：高电位用 0 表示，低电位用 1 表示。
由以上分析可知：
+12 V 只有当 A、B、C 全为
R
高电平时，输出端才为
DA A
高电平。正好符合与门
DB
Y 的逻辑关系。
B DC
C
与逻辑关系式：Y = ABC
A
B
&
Y
C
与门逻辑状态表
ABC Y 00 0 0 00 1 0 01 0 0 01 1 0 10 0 0 10 1 0 11 0 0 11 1 1
UC2 = UCE2 + UBE5 = 0.3 + 0.7 = 1 V，使 T3 导通，T4 截止。
由以上分析可知： 当输入端 A、B、C 均为高电平时，输出端 Y 为 低电平。当输入端 A、B、C 中只要有一个为低电平， 输出端 Y 就为高电平，正好符合与非门的逻辑关系。
A
B
&
Y Y ABC
C
RB
•
Y
由以上分析可知：
T
Fra Baidu bibliotek
当 A 为低电平时，输出
端为高电平。当 A 为高电平
时，输出端为低电平。正好符
–UBB
合非门的逻辑关系。
A
1
Y
YA
非门逻辑状态表
AY
01
10
返回
TTL与非门电路
多发射极晶体管 R1
T1 A B C
+5 V
A
B1 R1 C1
R2
T3 T2
R3
R5
B
C
T1 等效电路
+5 V R4
与逻辑关系式：Y = ABC
A
B
&
Y
C
二极管或门电路
A
DA
设： uA= 3 V，uB = uC = 0 V
DB B
则 DA导通。
C
DC
uY = 2.7 V
Y
uY = 3 – 0.3 = 2.7 V DB 、DC 截止，
R
Y=1
–12 V
uA， uB， uC 中任意一个或两个为 1， Y = 1
DA A
A
DA
DB B
DC C
由以上分析可知：只 有当 A、B、C 全为低电 平时，输出端才为低电平。 正好符合或门的逻辑关系。
Y
R
–12 V
或逻辑关系式：Y = A + B + C
A
B
≥1
Y
C
或门逻辑状态表
AB C Y 000 0 001 1 010 1 011 1 100 1 101 1 110 1 111 1
T4 Y
T5
1. 输入不全为 1
+5 V
UB1= 1V
R1
T1
A B
R2
T3 T2
• R4
拉电流
T4 uY = 3.6 V
C
+5 V
R3
A
B1
R1 C1
Y
T5
R5
RL
B
设: uA= 0.3 V uB= uC= 3.6 V，则 UB1 = 0.3 + 0.7 = 1 V
C
T2 、T5 截止， T3、 T4 导通，