高灵敏度GPS接收机载波跟踪环路的设计优化与实现

全球定位系统(global positioning system, GPS) 是基于卫星的导航定位系统, 能够为全球用户提供 全天候、实时的位置、速度、时间等信息, 已经被 广泛应用于军事和民用领域。美国通讯委员会(FCC) 颁布的行政性命令 E911, 要求在任何时间和地点都 能通过手机信号追踪到用户, 为了满足室内等环境
我们用 Verilog 硬件描述语言实现了所设计的 载波跟踪环路, 在 ModelSim 中完成了 RTL 级代码 的逻辑和功能仿真, 搭建了基于 FPGA 开发板的验 证平台进行性能测试, 测试结果表明所设计的载波 跟踪环路可达到 25 dB-Hz 的跟踪灵敏度, 即接收到 的 GPS 信号为−149 dBm 时仍能实现正确的跟踪, 单 通 道 载 波 跟 踪 环 路 基 于 SMIC 0.18 μm 工 艺 , Design Complier 逻辑综合面积为 425555 μm2。
Abstract This paper presents the design, optimization and implementation of GPS carrier tracking loop based on high sensitivity GPS base band signal processor research topic. The phase detector, loop error sources and loop parameters are first optimized to improve the tracking sensitivity and then the phase lock loop assisted by frequency lock loop circuit structure is applied. The circuit is optimized and timing-sharing technology is used for the modules including several multipliers and dividers to reduce resource consumption and save chip area. The authors implement the designed GPS carrier tracking loop in Verilog and complete the logic and functional simulation in Modelsim with RTL level code. The FPGA board verification platform is established and the performance test is carried out using GPS L1 band signal source. The test result shows that the tracking sensitivity can reach 25 dB-Hz and chip area of the single channel carrier tracking loop is 425555 μm2 in SMIC 0.18 μm technology using Design Complier. Key words GPS; high sensitivity; carrier tracking; PLL; FLL
cos[2π( fIF + fd )t + θ0 ] + n(t) ,
(1)
其中: fIF 是下变频之后的中频载波频率; fd 是载波的 多普勒频移; θ0 是初始载波相位; τ 是信号传输延时; n(t)是信号传播过程中引入的噪声, 一般用加性高
斯白噪声模拟。
本地产生的同相 I 路载波为
cos[2π( fIF + fˆd )t + θˆ],
1.2 锁相环的环路鉴别器
PLL 通过不断调整其输出相位, 使本地载波与 输入信号达到同频同相。GPS 导航电文使用 BPSK 的调制方式, 输入到 PLL 的载波相位在导航电文翻 转时会发生 180o 的相位跳变, 因此本设计采用了对 相位跳变不敏感的 Costas 锁相环。Costas 锁相环的 鉴相算法[9]有 4 种:
图 1 GPS 接收机载波跟踪原理[8] Fig. 1 GPS receiver carrier tracking loop block diagram[8]
经 RF 前端下变频和 ADC 量化后, 输入基带的 中频 GPS 信号为
r(t −τ ) = s(t −τ ) + n(t)
= 2Pc D(t −τ )C(t −τ )i
武玲娟† 崔莹莹 路卫军 于敦山
北京大学信息科学技术学院微电子学系, 北京 100871; † E-mail: wljuan17503@gmail.com
摘要 基于高灵敏度 GPS 基带信号处理器, 设计优化并实现了 GPS 载波跟踪环路。为了提高跟踪灵敏度, 对 鉴相器的性能、环路误差、环路参数进行了分析优化, 并采用锁频环辅助锁相环结构, 同时对于需要多个乘 法器、除法器的模块采用分时共享技术, 降低了资源消耗减小芯片面积。用 Verilog 硬件描述语言实现了所设 计的载波跟踪环路, 在 ModelSim 中完成了 RTL 级代码的逻辑和功能仿真, 搭建了 FPGA 开发板验证平台, 并 使用 GPS L1 波段信号源进行性能测试。测试结果表明所设计的载波跟踪环路可达到 25 dB-Hz 的跟踪灵敏度。 单通道载波跟踪环路基于 SMIC 0.18 μm 工艺, Design Complier 的逻辑综合面积为 425555 μm2。 关键词 全球定位系统(GPS); 高灵敏度; 载波跟踪; 锁相环(PLL); 锁频环(FLL) 中图分类号 P228; TN851
Qp (t) =
2Pc D(t) × R(t −τ )i 2
sin[π( fd − fˆd )Tc π( fd − fˆd )Tc
]
sin(θ0
− θˆ)
+
nQ
,
(5)
其中: R(t −τ ) 为 C/A 码自相关函数; nI, nQ 分别是 I/Q 支路的噪声; Tc 是相干积分时间。
一个完整的载波跟踪环路包括鉴别器、环路滤 波器和 NCO。鉴别器对积分结果 Ip(t), Qp(t)进行跟 踪误差鉴别, 输出的跟踪误差经环路滤波器滤除噪 声后, 调节本地载波频率控制字, 实现对 NCO 中 本地载波频率的调整。根据载波环中鉴别器算法的 不 同 , 分 为 相 位 锁 定 环 路 (PLL)和 频 率 锁 定 环 路 (FLL)。PLL 对载波相位进行跟踪, FLL 对载波频率 进行跟踪, 其复制的本地载波与接收载波的频率保 持一致, 但并不要求相位一致, 因此具有比 PLL 更 大的跟踪范围。为了提高跟踪的灵敏度和动态范围, 本设计采用 FLL 辅助 PLL 的环路结构, 捕获结束时 启动 FLL, 载波频率初始同步后启动 PLL。FLL 的 分析与 PLL 类似, 下面将重点介绍 PLL 的优化 设计。
(2)
正交相 Q 路载波为
sin[2π( fIF + fˆd )t + θˆ],
(3)
其中: fˆd 为本地估计的载波多普勒频移; θˆ 为本地 数控振荡器(NCO)的初始载波相位。
中频信号 r(t−τ)首先与本地 I/Q 两路的载波混
频, 混频结果与码跟踪环路产生的 C/A 码相关, 积
Leabharlann Baidu
分-清零模块对相关输出累加求和, 累加时长为一
个或数倍 C/A 码周期, 同相支路的积分结果为
Ip (t) =
2Pc D(t) × R(t −τ ) i 2
sin[π( fd π( fd −
− fˆd )Tc fˆd )Tc
]
cos(θ0
−θˆ) + nI
。
(4)
正交支路积分结果为
784
第5期
武玲娟等: 高灵敏度 GPS 接收机载波跟踪环路的设计优化与实现
北京大学学报(自然科学版), 第 47 卷, 第 5 期 , 2011 年 9 月 Acta Scientiarum Naturalium Universitatis Pekinensis, Vol. 47, No. 5 (Sept. 2011)
高灵敏度 GPS 接收机载波跟踪环路的 设计优化与实现
Design Optimization and Implementation of Carrier Tracking Loop for High Sensitivity GPS Receivers
WU Lingjuan†, CUI Yingying, LU Weijun, YU Dunshan
Department of Microelectronics, School of Electronics Engineering and Computer Science, Peking University, Beijing 100871; † E-mail: wljuan17503@gmail.com
第 47 卷
1 载波跟踪原理
1.1 载波跟踪原理
由于卫星与接收机之间的相对运动, 以及晶体 振荡器的频率漂移, GPS 信号的载波频率和相位会 随着时间而变化, 通常情况下这些变化是不可预测 的。载波跟踪环路一般以闭环反馈的形式来对本地 载波进行调整, 实现与接收到的载波信号同频同相, 载波跟踪原理如图 1[8]所示。
天线接收到的 GPS 信号功率一般为−130 dBm, 但在室内、森林、城市等复杂环境下, GPS 信号严 重衰减可达 20~30 dB[7], 此时普通 GPS 接收机不能 实现正确的捕获和跟踪。本文设计的载波跟踪环路 采取了锁频环辅助锁相环的结构, 一方面对鉴相器 的性能、环路误差、环路参数进行分析、仿真和优 化, 以提高跟踪环路的灵敏度; 另一方面在 ASIC 实现时对电路结构、各个子模块进行优化, 对于需 要多个乘法器、除法器的模块采用了分时共享技术, 以降低资源消耗, 减小芯片面积和成本。
收稿日期: 2010-07-29; 修回日期: 2010-09-17; 网络出版日期: 2011-06-27 网络出版地址: http://www.cnki.net/kcms/detail/11.2442.N.20110627.1517.014.html
783
北京大学学报(自然科学版)
没有看到关于硬件实现的报道。国内 GPS 接收机生 产厂家大多从事整机开发, 一些高校和研究单位主 要从事算法和基于软件实现的研究, 导航芯片的研 究还处于起步阶段, 与国外存在很大差距。姜毅等[4] 设计实现了基于 FPGA 的 GPS 接收机跟踪环路, 采 用软硬件协同工作的方式实现了正确的跟踪功能, 其鉴别器和滤波器算法在 MicroBlaze 软处理器核上 完成, 但是文献[4]没有关于硬件实现结果和跟踪灵 敏度的报道。本文基于高灵敏度 GPS 接收机芯片的 研究课题, 设计实现了载波跟踪环路, 从算法选择 到硬件电路实现都进行了分析优化, 满足了灵敏度 和减小芯片面积的要求。
下的导航定位需求, 高灵敏度 GPS 接收机成为研究 的一大热点[1]。目前 GPS 导航接收机芯片主要被 SiRF 和 u-blox 等国外大公司所垄断, 国外的研究机 构中加拿大卡尔加里大学的 PLAN 研究组, 对高灵 敏度 GPS 接收机的关键问题进行了大量的研究[2−3], 但是该研究小组主要致力于软件接收机的研究, 还
GPS 属于直接序列扩展频谱通信系统, 卫星信 号由 3 部分组成: 导航电文、伪随机扩频(C/A)码和 载波。GPS 基带信号处理器同步过程包括捕获和跟 踪。捕获是一个二维搜索的过程[5], 对卫星和接收 机相对运动引起的载波多普勒频偏和 C/A 码相位偏 移进行粗略的估计, 捕获完成后这两个参数用来初 始化跟踪环路。跟踪环路进行精确地相位同步和跟 踪, 从而实现载波的剥离即解调和 C/A 码的剥离即 解扩, 最终得到导航电文用于导航结算。跟踪环路 包括载波跟踪环和码跟踪环[6], 两个环路相互影响, 只有两个环路同时锁定时, 才能解调出导航电文。 载 波跟踪环路对环境噪声、晶振的相位噪声和动态应 力等更加敏感, 比码跟踪环路更容易失锁, 因此成 为 GPS 接收机的关键和设计难点。