数字系统设计基础桂林电子科技大学多媒体课件中心
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
§ 1995年制定了Verilog HDL的IEEE标准，即IEEE1364。 § 2005年制定了verilog HDL的IEEE新标准，又称Systemverilog V3.1
标准.
数字系统设计基础桂林电子科技大学 多媒体课件中心
2. Verilog与VHDL
§ 两者的区别： Ø VHDL侧重于系统级描述，从而更多的为系统级设 计人员所采用 Ø Verilog侧重于电路级描述，从而更多的为电路级设 计人员所采用
造更大的系统的设计方法 。 § 自顶向下的设计流程：一种设计方法，先用高抽象级构造系统，
然后再设计下层单元 § RTL级：寄存器传输级(Register Transfer Level)，用于设计的可
综合的一种抽象级 § Tcl：Tool command Language, 向交互程序输入命令的描述语言
系统说明/行为级
-设计文档/算术描述
RTL/功能级
-Verilog
门级/结构级
-Verilog
版图/物理级
-几何图形
行为综合 综合前仿真 逻辑综合 综合后仿真
版图
数字系统设计基础桂林电子科技大学 多媒体课件中心
§ Verilog设计在抽象级上需要进行折衷
输入/仿真速度 高
系统说明/行为级
-设计文档/算术描述
详细程度 低
RTL/功能级
-Verilog
门级/结构级
-Verilog
低
版图/物理级
高
-几何图形
一个设计可以用任何层次来表示，当设计从上而下进行时，该设计就逐步接近
物理实现，在表示上就更少了一些抽象。但一个设计所需的细节会随着它在层
次中的下降而增加。细节不充分会造成不精确的结果，过多的细节则会使该层
数字系统设计基础桂林电子科技大学 多媒体课件中心
术语定义(terms and definitions)
§ 硬件描述语言HDL：描述电路硬件及时序的一种编程语言 § 仿真器：读入HDL并进行解释及执行的一种软件 § 抽象级：描述风格的详细程度，如行为级和门级 § ASIC：专用集成电路(Application Specific Integrated Circuit) § ASIC Vender：芯片制造商，开发并提供单元库 § 自下而上的设计流程：一种先构建底层单元，然后由底层单元构
数字系统设计基础桂林电子科技大学 多媒体课件中心
1.1 Verilog 概述
1.Verilog的历史
§ Verilog HDL是在1983年由GDA(GateWay Design Automation)公司 的Phil Moorby所创。Phi Moorby后来成为Verilog-XL的主要设计者和 Cadence公司的第一个合伙人。
▪ 目前，设计者使用Verilog和VHDL的情况 ➢ 美国：Verilog: 80%, VHDL: 20% ➢ 台湾：Verilog: 50%, VHDL: 50%
▪ 中国的微电子设计公司，90%以上采用Verilog，对于 从事FPGA开发设计者，掌握Verilog或VHDL都可以， 对于ASIC设计者，必须掌握Verilog，掌握VHDL。
¡ 激励和控制和描述 ¡ 结果的产生及验证
Ø 任务task及函数function Ø 用户定义的基本单元(primitive) Ø 可综合的Verilog描述风格
数字系统设计基础桂林电子科技大学 多媒体课件中心
第一讲 Verilog HDL数字系统设 计综述
§ Verilog概述 § 结构化设计方法 § Verilog建模
数字系统设计基础桂林电子科技大学 多媒体课件中心
1.2 结构化设计方法
1.数字IC设计层次与verilog描述
抽象层次 时序单位
前 系统级 端 算法级
数据处理 运算步
寄存器变 换级(RTL)
时钟周期
逻辑门级
后 电路级 端
物理（版 图）级
延时 物理时间
基本单元
电路的功能描述
进程及通信
自然语言描述或者相互通信的进 程
数字系统设计基础-桂林 电子科技大学--多媒体课
件中心
2020/11/21
数字系统设计基础桂林电子科技大学 多媒体课件中心
Verilog部分
§ 介绍Verilபைடு நூலகம்g HDL, 内容包括：
Ø Verilog应用 Ø Verilog语言的构成元素 Ø 结构级描述及仿真 Ø 行为级描述及仿真 Ø 延时的特点及说明 Ø 介绍Verilog testbench
运算的控制
行为有限状态机、数据流图、控 制流图
寄存器、运算、 布尔方程、二元决策图、有限状
变换
态机
逻辑门、器件 （晶体管）
原理图
晶体管、R,L,C 等
电压、电流的微分方程
几何图形
数字系统设计基础桂林电子科技大学 多媒体课件中心
§ Verilog既是一种行为描述的语言也是一种结构描述语言。 Verilog模型可以是实际电路的不同层次的抽象，一般分 为四个抽象级：
§ SystemVerilog and SystemC :面向SOC
数字系统设计基础桂林电子科技大学 多媒体课件中心
4.Verilog的用途 § Verilog的主要应用包括：
Ø ASIC和FPGA工程师编写可综合的RTL代码 Ø 高抽象级系统仿真进行系统结构开发 Ø 测试工程师用于编写各种层次的测试程序 Ø 用于ASIC和FPGA单元或更高层次的模块的模型开发
§ 在1984~1985年间，Moorby设计出了第一个Verilog-XL的仿真器。
§ 1986年，Moorby提出了用于快速门级仿真的XL算法。
§ 1990年，Cadence公司收购了GDA公司
§ 1991年，Cadence公司公开发表Verilog语言，成立了OVI(Open Verilog International)组织来负责Verilog HDL语言的发展。
数字系统设计基础桂林电子科技大学 多媒体课件中心
3.Verilog HDL与 C语言
§ 虽然Verilog的某些语法与C语言接近，但存在本质上的区别 Ø Verilog是一种硬件语言，最终是为了产生实际的硬件电 路或对硬件电路进行仿真 Ø C语言是一种软件语言，是控制硬件来实现某些功能 Ø 利用Verilog编程时，要时刻记得Verilog是硬件语言， 要时刻将Verilog与硬件电路对应起来
次的设计复杂。
标准.
数字系统设计基础桂林电子科技大学 多媒体课件中心
2. Verilog与VHDL
§ 两者的区别： Ø VHDL侧重于系统级描述，从而更多的为系统级设 计人员所采用 Ø Verilog侧重于电路级描述，从而更多的为电路级设 计人员所采用
造更大的系统的设计方法 。 § 自顶向下的设计流程：一种设计方法，先用高抽象级构造系统，
然后再设计下层单元 § RTL级：寄存器传输级(Register Transfer Level)，用于设计的可
综合的一种抽象级 § Tcl：Tool command Language, 向交互程序输入命令的描述语言
系统说明/行为级
-设计文档/算术描述
RTL/功能级
-Verilog
门级/结构级
-Verilog
版图/物理级
-几何图形
行为综合 综合前仿真 逻辑综合 综合后仿真
版图
数字系统设计基础桂林电子科技大学 多媒体课件中心
§ Verilog设计在抽象级上需要进行折衷
输入/仿真速度 高
系统说明/行为级
-设计文档/算术描述
详细程度 低
RTL/功能级
-Verilog
门级/结构级
-Verilog
低
版图/物理级
高
-几何图形
一个设计可以用任何层次来表示，当设计从上而下进行时，该设计就逐步接近
物理实现，在表示上就更少了一些抽象。但一个设计所需的细节会随着它在层
次中的下降而增加。细节不充分会造成不精确的结果，过多的细节则会使该层
数字系统设计基础桂林电子科技大学 多媒体课件中心
术语定义(terms and definitions)
§ 硬件描述语言HDL：描述电路硬件及时序的一种编程语言 § 仿真器：读入HDL并进行解释及执行的一种软件 § 抽象级：描述风格的详细程度，如行为级和门级 § ASIC：专用集成电路(Application Specific Integrated Circuit) § ASIC Vender：芯片制造商，开发并提供单元库 § 自下而上的设计流程：一种先构建底层单元，然后由底层单元构
数字系统设计基础桂林电子科技大学 多媒体课件中心
1.1 Verilog 概述
1.Verilog的历史
§ Verilog HDL是在1983年由GDA(GateWay Design Automation)公司 的Phil Moorby所创。Phi Moorby后来成为Verilog-XL的主要设计者和 Cadence公司的第一个合伙人。
▪ 目前，设计者使用Verilog和VHDL的情况 ➢ 美国：Verilog: 80%, VHDL: 20% ➢ 台湾：Verilog: 50%, VHDL: 50%
▪ 中国的微电子设计公司，90%以上采用Verilog，对于 从事FPGA开发设计者，掌握Verilog或VHDL都可以， 对于ASIC设计者，必须掌握Verilog，掌握VHDL。
¡ 激励和控制和描述 ¡ 结果的产生及验证
Ø 任务task及函数function Ø 用户定义的基本单元(primitive) Ø 可综合的Verilog描述风格
数字系统设计基础桂林电子科技大学 多媒体课件中心
第一讲 Verilog HDL数字系统设 计综述
§ Verilog概述 § 结构化设计方法 § Verilog建模
数字系统设计基础桂林电子科技大学 多媒体课件中心
1.2 结构化设计方法
1.数字IC设计层次与verilog描述
抽象层次 时序单位
前 系统级 端 算法级
数据处理 运算步
寄存器变 换级(RTL)
时钟周期
逻辑门级
后 电路级 端
物理（版 图）级
延时 物理时间
基本单元
电路的功能描述
进程及通信
自然语言描述或者相互通信的进 程
数字系统设计基础-桂林 电子科技大学--多媒体课
件中心
2020/11/21
数字系统设计基础桂林电子科技大学 多媒体课件中心
Verilog部分
§ 介绍Verilபைடு நூலகம்g HDL, 内容包括：
Ø Verilog应用 Ø Verilog语言的构成元素 Ø 结构级描述及仿真 Ø 行为级描述及仿真 Ø 延时的特点及说明 Ø 介绍Verilog testbench
运算的控制
行为有限状态机、数据流图、控 制流图
寄存器、运算、 布尔方程、二元决策图、有限状
变换
态机
逻辑门、器件 （晶体管）
原理图
晶体管、R,L,C 等
电压、电流的微分方程
几何图形
数字系统设计基础桂林电子科技大学 多媒体课件中心
§ Verilog既是一种行为描述的语言也是一种结构描述语言。 Verilog模型可以是实际电路的不同层次的抽象，一般分 为四个抽象级：
§ SystemVerilog and SystemC :面向SOC
数字系统设计基础桂林电子科技大学 多媒体课件中心
4.Verilog的用途 § Verilog的主要应用包括：
Ø ASIC和FPGA工程师编写可综合的RTL代码 Ø 高抽象级系统仿真进行系统结构开发 Ø 测试工程师用于编写各种层次的测试程序 Ø 用于ASIC和FPGA单元或更高层次的模块的模型开发
§ 在1984~1985年间，Moorby设计出了第一个Verilog-XL的仿真器。
§ 1986年，Moorby提出了用于快速门级仿真的XL算法。
§ 1990年，Cadence公司收购了GDA公司
§ 1991年，Cadence公司公开发表Verilog语言，成立了OVI(Open Verilog International)组织来负责Verilog HDL语言的发展。
数字系统设计基础桂林电子科技大学 多媒体课件中心
3.Verilog HDL与 C语言
§ 虽然Verilog的某些语法与C语言接近，但存在本质上的区别 Ø Verilog是一种硬件语言，最终是为了产生实际的硬件电 路或对硬件电路进行仿真 Ø C语言是一种软件语言，是控制硬件来实现某些功能 Ø 利用Verilog编程时，要时刻记得Verilog是硬件语言， 要时刻将Verilog与硬件电路对应起来
次的设计复杂。