《CMO环形振荡器集成电路设计综合实验》实验指导书

电路设计综合实验实验指导书之CMOS环形振荡器集成电路设计
武汉大学物理科学与技术学院
电子科学与技术系
何进
一、实验目的
1、培养学生分析、解决问题的综合能力；
2、培养学生对集成电路设计全流程的理解能力；
3、培养学生对电路设计、电路仿真、版图设计等具体技能的掌握能力；
4、培养学生团队合作能力；
二、实验要求
1、分小组独立完成CMOS环形振荡器的电路级设计、电路级仿真、版图级设计、版图级仿真（后
仿真）的实验全流程。

2、认真完成实验报告。

3、组内同学相互协作，共同完成实验。

4、按照时间分配逐步完成电路级设计、电路级仿真、版图级设计、版图级仿真（后仿真）各个步骤。

5、所设计的环形振荡器需到达以下性能指标：
a.中心频率：不小于600MHz
b.调谐范围：不小于600MHz
c.相位噪声：不小于-100dBc/Hz@1M
三、实验设备
1、WINDOWS & LINUX软件平台
2、EDA设计软件—— Cadence &Virtuoso
四、实验步骤
总共36学时，按一次实验时间３学时计共12次实验时间。

学时具体分配如下：
1、综合实验的要求＆基础知识的准备 1次实验时间
2、CMOS环形振荡器器的电路级设计 1次实验时间
3、Cadence电路仿真软件的熟悉 1次实验时间
4、CMOS环形振荡器电路级仿真 2次实验时间
5、版图设计相关知识的讲授 1次实验时间
6、Virtuoso版图设计软件的熟悉 1次实验时间
7、CMOS环形振荡器运算放大器版图设计 3次实验时间
8、CMOS环形振荡器版图级仿真 1次实验时间
9、实验结果的讨论＆实验报告的撰写 1次实验时间
五、实验原理
1、环形振荡器器概述
人们对振荡器的研究一直没有停止过。

从早期的真空管时代到后期的晶体管时代再到现在的超大规模集成电路时代，无论是理论上还是电路结构和性能上，无论是体积上还是制作成本上无疑都取得了飞跃性的发展，但在很长的一段时期内都是处在用分离元件组装而成的阶段，其性能较差，成本相对较高，体积较大和难以大批量生产。

随着电子通信领域的不断向前推进，终端产品越来越要求轻、薄、短、小，
越来越要求低成本、高性能、大批量生产，这对于先前的分离元件组合模式将不再胜任，并提出新的要求和挑战。

集成电路各项技术的发展迎合了这些要求，特别是主流CMOS工艺为以上要求提供了解决的方案，单片集成振荡器的研制取得了极大的进步。

环形振荡器是射频集成电路(RFIC) 的重要组成部分，而射频集成电路在手机、雷达、无线局域网 (WLAN)、光纤通信、光发射机、卫星通信、无线高清电视(HDTV)、射频识别(RFID)标签、全球定位系统（GPRS）、医疗传感器等设备中都有着非常广泛地应用。

环形振荡器是常见的振荡器类型，如图1所示为环形振荡器器的结构框图，它由若干增益级电路级联组成。

相对于普通的振荡器，它的振荡频率较高，而且电路结构简单易于实现，基本组成单元可以是反相器或差分对。

环形振荡器的原理很简单，用数字逻辑电路的知识很容易解释：它是利用门电路的固有传输延迟时间将奇数个反相器首尾相接而成和控制电路的延迟时间来达到恒定频率的振荡。

环形振荡器突出的优点是电路极为简单，但是由于门电路的传输延迟时间极短，TTL门电路只有几十纳秒，CMOS电路也不过一二百纳秒，难以获得较低的振荡频率，而且频率不易调节，为克服这个缺点，我们需要在电路中增加相应的可调电容来改变电路的延迟时间，从而达到频率可调谐的目的。

图1环形振荡器器的结构框图
附录一参考书籍
1、Behzad Razavi 著，陈贵灿程军张瑞智等译《模拟CMOS集成电路设计》西安交通大学出版社
2、陈铖颖杨丽琼王统编著《CMOS模拟集成电路设计与仿真实例——基于Cadence ADE》电子工
业出版社
3、C. Saint J. Saint 著，周润德金申美译《集成电路掩模设计－基础版图技术》清华大学出版社
4、Thomas H. Lee 著，余志平周润德译《CMOS射频集成电路设计》（第二版）电子工业出版社
附录二实验报告格式要求
1、统一实验报告封面
标题（一号字）
学号（三号字）
姓名（三号字）
指导教师（三号字）
提交时间（三号字）
2、列出实验报告目录
3、列出实验报告参考文献
4、统一规范报告字号字体
附录三参考原理图
附录四：反相器例程
一、Cadence概述
作为流行的EDA工具之一，Cadence一直以来以其强大的功能受到广大EDA工程师的青睐。

Cadence可以完成整个IC设计流程的各个方面，如电路图输入(Schematic Input)、电路仿真(Analog Simulation)、版图设计(Layout Design)、版图验证(Layout Verification)、寄生参数提取(Layout Parasitic Extraction)以及后仿真(Post Simulation)。

如图1.1所示，我们给出了一个简单的模拟集成电路设计流程，以及对应的Cadence工具。

电路设计
电路原理图编辑
Virtuoso schematic Editor
电路仿真
Analog Design
Environment(ADE)
版图设计
Virtuoso-Layout Editor
版图设计规则验证(DRC)
Diva/Dracula/Assura
版图原理图一致性检查(LVS)
Dracula/Assura
寄生参数提取(LPE)
Assura Parasitic Extration(RCX)
后仿真
Analog Design
最终的版图文件
GDS II
图1.1 Cadence模拟电路设计流程
本文针对以上流程，基于CMOS工艺设计一个环形振荡器的原理图到最终的版图，对Cadence的Composer，Analog Design Environment，Virtuoso，Assura等各大功能模块逐一做介绍。

二、运行Cadence
2.1 启动Cadence
首先，我们先启动虚拟机，启动过程中会提示要求输入用户名和密码。

这时，输入用户名：user，密码：simulation即可。

现在，我们可以启动Cadence了。

在终端中输入命令：Icfb &，再敲回车键，如图2.1所示。

然后就会打开Cadence的主控窗口CIW(Command Interpreter Window)。

如图2.2所示：
图2.2 Cadence主控窗口CIW
这就是Cadence的集成设计环境，Cadence的大部分工具都可以从这里打开。

其中最上方是标题栏，第二行是菜单栏。

中间部分是输出区域，许多命令的结果在这里显示。

一些出错信息也在这里显示，要
学会从输出区域中获取相应的信息。

接下来一行是命令输入行。

Cadence的许多操作可以通过鼠标执行，也可以通过输入命令来执行。

此外还有一个如图2.3所示的What’s new窗口，介绍Cadence新版本特性，不必理会，双击左上角将其关闭。

图2.3 What’s new窗口
2.2建立个人工作库
Cadence是以库来组织文件的。

为了使我们的工作和系统自带库区别，我们需要建立自己的工作库。

有两种方法来建立新库，一是通过菜单栏Tools->Library Manager打开库管理器，另一种是通过File->New->Library来建立新库。

这里我们用第一种方法建立新库。

即单击菜单栏Tools->Library Manager，会打开LM(Library Manager)窗口，如图2.4所示。

该窗口列出了当前已有的库，包括一些系统自带的库，如analogLib。

此时，我们开始兴建的自
己的工作库，在LM(Library Manager)窗口中，点击File->New->Library，打开New Library窗口，如图2.5所示。

图2.4 Library Manager窗口
在Name一栏输入要新建的库名，如myLib，然后单击OK确定。

出现Technology File设置窗口，如图2.6所示。

如果不做版图设计的话，就不需要tf文件。

这里我们选择第一项Compile a new techfile，单击OK确定。

出现Load Technology File窗口，如图2.6所示。

图2.5 新建库窗口图2.6 Technology File设置窗口
确定后，就会建立名为如图2.7所示的myLib新库，Cadence会在当前的工作目录下自动生成一个新目录myLib以存放和库myLib相关的文件。

图2.7 新建的myLib库
三、电路原理图编辑器介绍— Composer
本章将通过画一个CMOS反相器来简单的介绍电路图设计流程。

在此基础上再把奇数个反相器串联及加相应的外围电路来构成一个环形振荡器。

3.1新建原理图
类似于新建一个库，有两种方法可以新建原理图，一是通过库管理器Library Manager，另一种是通过CIW菜单新建。

这次我们直接通过CIW来新建原理图。

在CIW窗口中，File->New->Cellview，弹出新建对话框，如图3.1所示。

图 3.1 新建原理图
在Library Name栏选择自己的工作库，如刚刚新建的myLib，在Cell Name栏输入原理图名字，如interver，同时Tool栏选择电路编辑工具Composer-Schematic，此时我们可看到View Name栏自动变为schematic。

最后单击OK。

这样就会弹出原理图编辑界面——Composer主界面。

如图3.2所示。

Composer主界面包括：标题栏，菜单栏，工具栏，状态栏(第二行)，提示区(就是最底下那行)以及区域最大的工作区。

标题栏和菜单栏没什么好说的，状态栏会提示当前的命令以及所选择的物体个数，提示区会告诉你当前应该做什么事。

作为初学者，在设计电路过程中应该要仔细阅读提示区中的信息。

此外，
注意：① Composer中的多数命令会一直保持，直到你调用其它命令替代它或者按Esc取消，尤其是在执行delete命令时，忽视这一点很可能会误删除，一定要多加小心！Composer的Undo操作默认只能进行一次(可以在CIW窗口的Option->User Preferences中修改，最多可以是10)。

所以每完成一个命令，记着按ESC取消当前命令。

②编辑电路图过程中注意要及时保存，保存方法是菜单栏->Design->Save，也可以键入快捷键大
写的S(Shift+s)来保存。

图3.2 Composer主界面
在画原理图之前，我们先介绍一些常有的快捷键，熟练掌握这些快捷键，在画原理图过程中可以达到事半功倍的效果。

Ctrl+Z 视图放大两倍Zoom In by 2
Shift+Z 视图缩小两倍 Zoom Out by 2
Z键视图放大。

M键移动工具Move，点选Move工具后，选中要移动的图形，然后在屏幕上任意一处单击一下，这个就是确定移动的参考点，然后就可以自由移动了。

这个也可以通过鼠标先选中一个图形，移动鼠标当鼠标箭头变成十字方向的时候就可以拖动来实现。

Ctrl+A 全选，这个和windows下是一样的。

Shift+M 合并工具，和Merge命令一样。

ESC键取消当前命令。

F键满工作区显示，显示你所画的所有图形，。

Delete键删除。

U键撤销上一个动作，和Undo命令一样。

BackSpace键撤销上一点。

这个很有用。

就不用因为Path一点画错而删除重画。

可以撤销上一点
Enter键确定一个图形的最后一点。

也可双击鼠标左键结束Ctrl+方向键移动Cell。

Shift+方向键移动鼠标。

每次半个格点的距离。

方向键移动视图。

F1 显示帮助窗口。

F2 保存。

3.2添加器件
现在，我们要开始画一个标准的CMOS反相器。

一个反相器应包括PMOS，NMOS，VDD，GND。

添加器件有三种方法，①菜单栏->Add->Instance，②键入快捷键i，③工具栏Instance，弹出的对话框如如图3.3所示。

图3.3 添加器件窗口
点击Browse，弹出库浏览器，如图3.4所示。

选中Show Categories可以分类显示器件，方便我们快速找到所要的器件。

依次点击analogLib->Actives->pmos4->symbol，再单击close。

刚才的添加器件窗口发生变化，如图3.5所示。

可以发现Library，Cell，View等都自动填上了相应的信息。

同时多出了一些参数列表(拖动滚动条可以看到更多)。

点击Hide隐藏当前窗口，此时鼠标对应有一个PMOS的symbol，此时按R 键，可以旋转PMOS。

移动PMOS到合适的位置点击鼠标左键将其放下。

如果要放置更多的PMOS，继续点击鼠标左键，否则按ESC取消当前的放置器件命令。

图3.4 库浏览器
图3.5 选择了元件后的添加器件窗口
根据上面的操作，继续放置NMOS晶体管、电源与地。

对应的器件名称为nmos4，vdd，gnd。

放置完所有器件后的原理图如图3.6所示。

注意：vdd与gnd仅仅是全局电源与地标识，并不是独立电源器件，vdd并不能提供电源。

仿真时必须有gnd，否则仿真不收敛。

图3.6 放置元器件图3.7 连线
3.3连线
现在要用导线把器件连起来。

画导线的方法有三种，①菜单栏->Add->wire(narrow)，②键入快捷键w，③工具栏wire(narrow)。

注意：区别wire(narrow)与wire(wide)，wire(narrow)表示普通连接导线，而wire(wide)表示总线连接。

总线连接的快捷键是大写的W。

进入连线命令后，于起点单击左键，再于终点单击左键。

画完一段导线后，此时并没有退出画线命令，可以继续画连接线，直到画完所所有的连接线后，按ESC退出画线命令。

连好线的电路图如图3.7所示。

其中左右两条水平导线是后面连连接端口用的。

还可以对画好的线进行命名，键入快捷键l，在弹出的对话框中输入线名，比如Input，点击Hide，然后将字母Input移动到要命名的线附近点击左键放下，如果名字离线较远，则要求再单击所要命名的线。

3.4设置元件参数
现在需要设置元件参数与查看属性，有三种方法，①菜单栏-> Edit-> Properties-> Objects，再点击要修改参数的元件，②先选中器件，再键入快捷键q，③选中器件，再点击工具栏Propertiy。

参数可以是以下三种形式的各种数学组合表达式，①变量，②常量，③skill语言函数。

变量作参数会在仿真时用到。

例如，单击PMOS选中它，这样PMOS会被一个白色方框包围。

然后键入快捷键q，会弹出属性编辑对话框。

这里我们需要填上model name，以及PMOS的栅长和栅宽。

栅长我们设为常量0.7u(注意u是小写！)，栅宽我们设为6.25u，注意大小写不能错。

如图3.8所示。

按照同样是方法设置好NMOS的参数，设置好参数后的电路图如图3.9所示。

图3.8 设置元件参数图3.9 设置好元件参数的原理图
3.5添加端口（Pin）
完成以上工作后，还必须放置I/O端口以标明电路的输入输出。

放置端口有三种方法，①菜单栏->Add->Pin，②键入快捷键p，③点击工具栏Pin。

执行放置端口命令后，会弹出如图3.10所示对话框。

于Pin Names栏输入端口名，比如In，在Direction栏选择input，点击Hide，然后将端口放到反相器的左边输入线上。

同样的方法再放置输出端口，Direction方向要改为output，名称为Out，将其放在反相器右边的输入线上。

最终的完成图如图3.11所示。

图3.10 放置端口图3.11 最终原理图
3.6检查并存储
设计完成的电路图需要经过检查方能进行仿真。

单击菜单栏->Check and Save或者键入快捷键大写的X，可以对电路进行检查并存储。

检查后如果有错会在CIW窗口上显示错误或警告信息。

如果没错，则如图3.12所示：
图3.12 检查电路后CIW中的提示信息
3.7创建Symbol——Composer
在上一节中我们把反相器的原理图画好了，现在我们要对上一节中画的反相器创建Symbol，这样
做的目的一是为了在更大的电路中用到我们前面所画的反相器时，可以用这个Symbol来代替；二是对
原理图进行修改时，我们可以很方便对其进行修改。

3.7.1打开inverter原理图
CIW窗口菜单栏->Tool->Library Manager，弹出Library Manager，选择前面创建的库myLib，然
后选择单元Inverter，再在View栏选择schematic，点击OK，就可以打开上一节画好的反相器原理图。

3.7.2创建Symbol
Composer窗口菜栏->Design->Create CellView->From Cellview，弹出Cellview from Cellview
窗口，如图3.13所示。

图3.1 3创建Symbol
其中Library Name、Cell Name等栏已经自动填好，另外需确认To View Name栏是symbol，点击OK。

弹出创建Symbol选项窗口，如图3.14所示。

图3.14 创建Symbol选项窗口
这里已经自动识别出电路原理图中的输入输出端口，默认输入在左，输出在右，点击OK。

显示出Symbol编辑窗口，如图3.15所示。

图3.15 自动生成的Symbol
默认生成的反相器Symbol是一个绿色矩形框，引脚按刚才编辑好的方式左右排列。

红色矩形框代表调用这个模块时点选的区域，也就是说鼠标点到此区域范围内才可以选中这个Symbol。

图中所有元素均可修改，但我们一般只改绿色矩形框。

默认的Symbol是一个比较大的矩形。

对于反相器，我们习惯用一个三角形再加小圆圈来表示。

选中绿色矩形框，delete之，然后Add->-Shape>Polygon，在刚才矩形框的位置画一个三角形。

鼠标在三个端点点3次即可。

注意在三角形右边留出画圆圈的位置。

再Add->Shape->Circle，先于圆心位置单击左键，再移动鼠标，得到合适的圆的半径后左键确认。

再把图中的输入输出端口以及partname和instanceName移动到合适位置。

其中，@instance Name 代表以后调用此反相器时的编号，@partName代表对应的schematic的名字，一般不用改。

最后再把红色框大小修改合适(框住三角形和端口)。

最终的symbol如图3.16所示。

图3.16反相器最终的 Symbol
画好的Symbol需要检查保存。

Design->check and save，检查结果显示在CIW窗口中。

这时在Library Manager窗口中可以看到单元Inverter中多了一个symbol。

3.8创建反相器仿真电路
现在新建一个电路图，命名为Inverter_test，注意选为自己的库（myLib）。

画出测试电路，如图3.17所示。

图3.17 Inverter_test测试电路
①独立电源vdc也是在analoglib库中，将其属性中的DC voltage设为5V。

②另一个激励信号是脉冲源，对应器件名称为vpulse，也位于analoglib库中。

方波源的属性设置如图
3.18所示。

方波上升下降时间为10p，周期为820p，脉冲宽度为400p，voltage1设为4V，voltage2设为0V。

如图3.18 脉冲源vpluse设置
3.9设置仿真环境
Composer 菜单栏->Tools->Analog Environment ，打开仿真窗口(简称为ADE 窗口)，如图3.19所示。

其中比较重要的常用按钮已经标明。

图3.19仿真环境窗口
仿真时需要进行一些诸如仿真库文件路径、结果存储路径、仿真器选择等的设置，相关设置在setup 中进行设置。

这里我们只需要设置仿真库文件路径(仿真库文件记录着不同工艺角的参数，并指明了各元件类型的model 文件所在路径)，其它均为默认设置。

在ADE 窗口，Setup->Model Libraries ，打开Model 库设置窗口，如图3.20所示。

单击“Browser ”，打开浏览窗口，如图 3.21所示，双击列表里的选项可以进入对应的目录，双击../可以进入上一级目录。

我们所使用的model 文件是由smic 提供，其路径如下：
home/user/cdscad/techfiles/ami05.scs ，选好后点击OK 确认！
图3. 20 Model 库设置窗口
仿真f 设仿真设置 编辑变量
输出设置 删 除
开始 仿真按钮
变量列表
如图3.21 库文件选择
3.10 仿真设置——Transient
在这里，我们先学习一下瞬态分析(Transient)。

设置如下：Analyses->choose，或者点击右侧工具栏的choose analyses按钮。

弹出如图3.22所示窗口。

在Analysis栏选择不同的仿真。

对于瞬态分析，我们选tran，然后于stop time栏输入仿真时间5n。

Accuracy Default（errpreset）选择moderate！然后再点击Options，设置step和maxstep，一般为stop time 时间的千分之一。

图3.22 仿真设置窗口，瞬态分析的设置
3.10.1选择输出，并保存当前仿真设置
接下来要选择我们需要观察的对象，即我们要看哪个节点的电压，或者要看哪一条支路的电流。

在ADE窗口，Output->To Be Plotted->Select On Schematic，这样会弹出我们画的电路图。

然后分别单击输入和输出两条导线In和Output，而不是元件的Pin角！然后按ESC退出选择状态。

此时在仿真窗口中已经有了In、Output。

如图3.23所示。

图3.23 Transient输出设置
保存当前的仿真设置。

Session->Save State，弹出保存对话框，填好名称，如：Inverter_pre，点击OK确定。

这样下次再仿真时，可以直接调用该仿真设置，而不用每次都进行同样的设置。

3.10.3仿真并查看波形
在仿真之前，为了使仿真结果能够自动弹出，需要先进行以下设置：Session->Options-> Waveform Tool->AWD->OK。

现在可以进行仿真了，在ADE窗口，Simulation->Run，或者点击工具栏Netlist and run命令，开始仿真。

仿真结束后，自动弹出瞬态Tran的仿真结果，如图3.24所示。

如图3.24 仿真结果显示窗口
五、版图设计——Virtuoso Layout Editing
现在开始根据我们前边的设计尺寸，进行版图设计。

为了显示层次化的设计，我们先画出反相器的版图，然后再组成环形振荡器的版图。

通常的版图设计步骤大概如下：①NMOS：画出N有源区->栅->做接触孔->覆盖金属->N注入区；②PMOS：画出P有源区->栅->做接触孔->覆盖金属-> P注入区；③连接晶体管：放置PMOS和NMOS->连接输出->连接输入->金属连接->电源线；④PAD。

5.1新建layout
类似新建原理图，CIW窗口菜单栏->File->New->CellView，选择自己的库（如：myLib），然后输入版图名字NMOS，注意于tool栏选择Virtuoso，ViewName栏会自动变为layout。

点击OK后，会弹出Virtuoso主界面，以及LSW窗口。

如图5.1所示。

(a) (b)
图5.1 (a) LSW窗口(b)版图编辑主界面Virtuoso
图5.1(a)中的窗口是用来选择掩膜层的，我们可以在设计时随时改变层，在LSW中选中相应层，那么在Virtuso中就使用此层画图。

(b) 就是我们画版图的主窗口，结构类似Composer。

Virtuoso主界面包括：标题栏，菜单栏，工具栏，状态栏(第二行)，提示区(就是最底下那行)以及最大的那个工作区。

状态栏会提示当前的命令以及所选择的物体个数，提示区会告诉你当前应该做什么事。

注意：①类似Composer，Virtuoso中的多数命令会一直保持，直到你调用其它命令替代它或者按Esc取消，尤其是在执行delete命令时，忽视这一点很可能会误删除！
②在原理图编辑中使用的快捷键在版图设计依然可以使用。

现在补充2个常用而重要的快捷键。

K键标尺工具，Ruler 。

S键拉伸工具，Stretch。

要求是框选要拉伸图形，再拉伸。

我觉得这个拉伸工具是Virtuoso版图设计区别于其他绘图软件的精华所在，能在保持图形原有性质的前提下，自由拉伸。

③编辑版图过程中注意要及时保存，保存方法是菜单栏->Design->Save，也可以键入快捷键S(大写)来保存。

5.2参阅设计规则手册（DRC Rules）
版图有非常多的物理规则约束，这是由Foundry的工艺决定的。

我们所使用的是AMI CMOS 0.5um 的工艺。

详见附件（MOSIS LAMBDA DESIGN RULES）
手册中每一条规则都给出了编号，比如1.5，6.18等。

同学们在设计版图的过程中要时刻注意设计规则手册。

在后面做设计规则验证(DRC)遇到错误时还要不断的回来查阅该设计手册。

5.3 反相器版图设计
5.3.1 NMOS版图
（1）由于我们采用的是0.5um工艺，而在Virtuoso中默认最小单位为0.5um，因此我们需要改变该设置。

Virtuoso菜单栏->Options->Display，会弹出显示选项窗口，将其中的X snap Spacing和Y snap Spacing两栏设为0.5，点击Save to保存，然后点击OK确定。

注意：我们每画一层，就进行一次Run DRC，以确保我们画的每一层都是符合该工艺DRC设计规则的。

在Virtuoso菜单栏选择“Verify->DRC”命令，弹出如图5.2所示的对话框，点击OK进行Run DRC，并在CIW窗口查看结果，看是否有错误或警告信息，如果有的话，则需要根据提示的错误信息查阅DRC设计手册进行修改；修改完后，再进行DRC检查，直到提示没有错误为止。

注意：每次重新进行DRC前要对修改的版图进行保存。

图5.2 DRC对话框
（2）有源区Active。

先选择标尺工具(Window->Create Ruler或者直接键入快捷键k)进行定位。

点击左键开始，再点一次左键结束画标尺。

用标尺定位一个13um×8um的矩形。

点击ESC退出标尺命令。

然后于LSW窗口中选择Active层。

再于Virtuoso窗口->Create->Rectangle或直接键入快捷键r，沿刚才的标尺，画一个13um×8um的矩形有源区，Run DRC，提示无任何错误，如图5.3所示。

图5.3用标尺定位有源区
（3）多晶硅栅Ploy。

利用标尺，在有源区中间定位好栅的位置，宽度为2um。

再于LSW窗口中选择Poly1层，然后再在Virtuoso中沿标尺画栅，Run DRC，提示无任何错误如图5.4所示。

图5.4 画栅
（4）NSselect，做完上面的两步，我们进行一下Run DRC，会提示Active周围必须被Select包围，因此，我们需要画一层Nselect，这样就构成了真正的有源区。

即选择Nselect层，画一层Nselect包围Active，Run DRC，提示无任何错误，如图5.5所示。

图5.5 画Nselect
（5）通孔。

根据上面的方法，在MOS管的漏区和源区各画一个有效接触。

通孔的图层名为ActX。

注意，可以画好一个有效通孔后，另一个可以直接复制过去。

方法为：键入快捷键c，然后选中要复制的对象，再移动对象到合适位置，点击左键放下。

在放下对象之前按F3可以进一步选择细节，比如复制的物体以何种方式移动(水平、垂直、45度角等)。

画好通孔后，Run DRC提示无任何错误，如图5.6所示。

图5.6 画通孔
（6）金属层。

通孔只是在氧化层上打了个孔，实际的连接得靠金属层。

在LSW中选中Metal1层，然后以Active边界为基准画矩形，尽量把金属层画长一些，延伸到跟Poly的长度一致，以便后面的连线。

另一个边的矩形可以直接复制过去。

Run DRC提示无任何错误，如图5.7所示。

图5.7 画金属层Metal1
至此，一个完整的NMOS管的版图已经完成！
5.3.2 PMOS版图
现在我们画第二个晶体管——PMOS。

为了便于管理和进行DRC检查，我们在myLib库里再新建一个layout，取名为PMOS。

前几步和NMOS差不多，只是在画接触孔时，由于P管较长，因此需要打几个通孔，这样才能使得电流均匀地流过沟道。

此外，由于我们的工艺是P衬底，对于PMOS我们还需要画N阱。

由于上节我们已经详细讲解了NMOS管版图的画法，PMOS画法在这里不再赘述。

如图5.8所示，给出了一个PMOS管的版图及相应层的尺寸。

图5.8 PMOS管版图。