哈工大微电子工艺07外延PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
-1
7.2.3 设备
卧式气相外延设备示意图
设备
立式和桶式外延装置示意图
气相外延设备
7.2.3 工艺
工艺分两个步骤进行，先是准备阶段，进行 基座去硅处理，去除前次外延在基座、反应 器上附着的硅及其它杂质；然后再进行硅的 外延生长。
基座去硅的工艺流程： N1→127N预02℃冲冲→洗洗H→CHl排2预空冲→洗H→C升l腐温蚀至→8H502冲℃洗→→升降温温至
固相外延 (SPE)，分气子相束外外延延工（艺M成B熟E，) 可很好
按温度划分：高温外的延控-制-1薄00膜0℃厚以度，上杂；质低浓温度外延--
1000℃ 以下；变温外和延晶格--先的低完温整下性，成在核硅，工再艺高温下生
长外延层
中一直占主导地位
按电阻率高低划分：正外延--低阻衬底上外延高阻层； 反外延--高阻衬底上外延低阻层
7.2.5 外延速率的影响因素
质量传递 控制
实际外延 选此区
表面反应 控制
-1
外延速率的影响因素
外延生长两个过程控制： 1.H还原SiCl4析出硅原子 2.Si原子在衬底上生成单晶层
影响速率的因素 反应剂浓度 气体流速v↑G ↑ 衬底晶向(110)> (111) 反应室形状
SiCl4摩尔浓度 大于0.27出现
与CVD类似，是广义上的CVD工艺。
7.2.1 硅源
四氯化硅，SiCl4(sil.tet)，是应用最广泛，也是研究 最多的硅源。但需要很高的温度，已不适应现今集 成电路工艺的要求--------主要应用于传统外延工艺
三氯硅烷，SiHCl3(TCS)，和 SiCl4类似但温度有所 降低----常规外延生长
若杂质扩散速率远小于外延生长速
率 或，外衬延底层中中的杂杂质质向向衬外底延中层的中扩+对扩散应散，，n/n+（p/p+） 都如同在半无限大的固体中的-对扩应散。p/n+（n/p+）
工艺
外延生长工艺流程： N2预冲洗→H2预冲洗升温至850℃→升 温至1170℃→HCl排空→HCl抛光→H2 冲洗附面层→外延生长（通入反应剂及 掺杂剂）→H2冲洗1170℃→降温→N2冲 洗
工艺
反应剂有：SiCl4、SiHCl3、 SiH2Cl2、 SiH4，气态反 应剂可稀释后直接通入，而液态反应剂是装在源瓶中， 用稀释气体携带进入反应器。
掺杂剂一般选用含掺杂元素的气态化合物，如PH3、 B2H6、AsH3
SiH4为反应剂， PH3为掺杂剂磷烷： SiH4（H2） Si+2H2↑ 2PH3（H2） P+6H2↑
SiH4在主流气体中只百分之几-二十几；PH3也用氢气 稀释至十-五十倍。
7.3.4 Si-Cl-H系统反应过程
SiCl2+H2 Sis+2HCl 2SiCl2 Sis+SiCl4
H2+SiH2Cl2= Si+2HCl+2H2
模型
2 表面过程—表面反应过程
F2∝e-EA/kT
•先被吸附，分解，Si从衬底获得能量，迁移，
到达低能量的扭转位置，暂时固定下来，等它
被其它原子盖住，成为外延层中原子。一个H
原子和一个Cl结合HCl，离开。
•本质上是化学分解和规则排列两个过程。
速率、温度对结晶类型的影响
新排列的晶体称为外延层，有外延层的硅片 称为（硅）外延片。
与先前描述的单晶生长不同在于外延生长温 度低于熔点许多
外延是在晶体上生长晶体，生长出的晶体的 晶向与衬底晶向相同，掺杂类型、电阻率可 不同。n/n+，n/p，GaAs/Si。
7.1.1 分类
按材料划分：同质外延和异质外延
按工艺方法划分：气相外延（VPE)，液相外延(LVP)，
微电子工艺—薄膜技术(3)
第7章 外延
(Epitaxy)
田丽
第7章 外延
7.1 概述 7.2 硅气相外延原理及工艺 7.3 外延层中的杂质分布 7.4 外延方法 7.5 分子束外延 7.6 其它外延 7.7 外延层缺陷及检测
7.1 外延概述
在微电子工艺中，外延(epitaxy)是指在单晶 衬底上，用物理的或化学的方法，按衬底晶 向排列（生长）单晶膜的工艺过程。
腐蚀现象
7.3 外延层中的杂质分布
掺杂采用原位气相掺杂。
杂质掺入效率依赖于：生 长温度、生长速率、气流 中掺杂剂相对于硅源的摩 尔数、反应室几何形状， 掺杂剂自身特性。
有杂质再分布现象
扩散效应 自掺杂效应
7.3.1 扩散效应
扩散效应也叫互(或外) 扩散，指在 衬底中的杂质与外延层中的杂质在 外延生长时互相扩散，引起衬底与 外延层界面附近的杂质浓度缓慢变 化的现象。
其它划分方法：按结构划分；按外延层厚度划分等
7.1.2 特点
外延生长时掺入杂质的类型、浓度都可以 与衬底不同，增加了微电子器件和电路工 艺的灵活性。
多次外延工艺得到多层不同掺杂类型、不 同杂质含量、不同厚度，甚至不同材料的 外延层。
异质外延，如GaAs/Si、SOI（SOS）等技 术
7.1.3 用途
：pn主界隔要离示是意为图 了降低导通压降与功 耗，有时是为了隔离的需要。在 CMOS-IC芯片中，现在比较多地 倾向于采用SOI衬底片，这主要是 为了减弱或者避免闩锁效应，同
时也可以抑制短沟道效应。
制作在外延层上的双阱CMOS剖面图
7.2 硅气相外延原理及工艺
硅气相外延(vapor phase epitaxy，VPE )， 指含Si外延层材料的物质以气相形式输运 至衬底，在高温下分解或发生化学反应， 在单晶衬底上生长出与衬底取向一致的单 晶。
b
e
n+ p
c n+pn-外延晶体管芯片
P阱
双极器件和电路主要是为了减小集电
极串联电阻，以降低饱和压降与功耗。特 别，在集成电路芯片中，还与实现隔离有
关，这时往往还要加设埋层。
SiO2 n-Si外延层
n-Si外延层
SiO2 n+埋层 p+隔离墙
n+Si衬底
n阱
P-Si衬底单极器件和电路
如CMOS 、 JFET、VMOS
二氯硅烷SiH2Cl2( DCS) ----更低温度，选择外延 硅烷SiH4，更适应薄外延层和低温生长要求，得到
广泛应用。 新硅源：二硅烷Si2H6-----低温外过程--质量传递 SiH2Cl2的质量传递是一个扩 散过程，由扩散方程有：
F1=-Dg(dC/dx)=Dg(C0-Cg)/δ
7.2.3 设备
卧式气相外延设备示意图
设备
立式和桶式外延装置示意图
气相外延设备
7.2.3 工艺
工艺分两个步骤进行，先是准备阶段，进行 基座去硅处理，去除前次外延在基座、反应 器上附着的硅及其它杂质；然后再进行硅的 外延生长。
基座去硅的工艺流程： N1→127N预02℃冲冲→洗洗H→CHl排2预空冲→洗H→C升l腐温蚀至→8H502冲℃洗→→升降温温至
固相外延 (SPE)，分气子相束外外延延工（艺M成B熟E，) 可很好
按温度划分：高温外的延控-制-1薄00膜0℃厚以度，上杂；质低浓温度外延--
1000℃ 以下；变温外和延晶格--先的低完温整下性，成在核硅，工再艺高温下生
长外延层
中一直占主导地位
按电阻率高低划分：正外延--低阻衬底上外延高阻层； 反外延--高阻衬底上外延低阻层
7.2.5 外延速率的影响因素
质量传递 控制
实际外延 选此区
表面反应 控制
-1
外延速率的影响因素
外延生长两个过程控制： 1.H还原SiCl4析出硅原子 2.Si原子在衬底上生成单晶层
影响速率的因素 反应剂浓度 气体流速v↑G ↑ 衬底晶向(110)> (111) 反应室形状
SiCl4摩尔浓度 大于0.27出现
与CVD类似，是广义上的CVD工艺。
7.2.1 硅源
四氯化硅，SiCl4(sil.tet)，是应用最广泛，也是研究 最多的硅源。但需要很高的温度，已不适应现今集 成电路工艺的要求--------主要应用于传统外延工艺
三氯硅烷，SiHCl3(TCS)，和 SiCl4类似但温度有所 降低----常规外延生长
若杂质扩散速率远小于外延生长速
率 或，外衬延底层中中的杂杂质质向向衬外底延中层的中扩+对扩散应散，，n/n+（p/p+） 都如同在半无限大的固体中的-对扩应散。p/n+（n/p+）
工艺
外延生长工艺流程： N2预冲洗→H2预冲洗升温至850℃→升 温至1170℃→HCl排空→HCl抛光→H2 冲洗附面层→外延生长（通入反应剂及 掺杂剂）→H2冲洗1170℃→降温→N2冲 洗
工艺
反应剂有：SiCl4、SiHCl3、 SiH2Cl2、 SiH4，气态反 应剂可稀释后直接通入，而液态反应剂是装在源瓶中， 用稀释气体携带进入反应器。
掺杂剂一般选用含掺杂元素的气态化合物，如PH3、 B2H6、AsH3
SiH4为反应剂， PH3为掺杂剂磷烷： SiH4（H2） Si+2H2↑ 2PH3（H2） P+6H2↑
SiH4在主流气体中只百分之几-二十几；PH3也用氢气 稀释至十-五十倍。
7.3.4 Si-Cl-H系统反应过程
SiCl2+H2 Sis+2HCl 2SiCl2 Sis+SiCl4
H2+SiH2Cl2= Si+2HCl+2H2
模型
2 表面过程—表面反应过程
F2∝e-EA/kT
•先被吸附，分解，Si从衬底获得能量，迁移，
到达低能量的扭转位置，暂时固定下来，等它
被其它原子盖住，成为外延层中原子。一个H
原子和一个Cl结合HCl，离开。
•本质上是化学分解和规则排列两个过程。
速率、温度对结晶类型的影响
新排列的晶体称为外延层，有外延层的硅片 称为（硅）外延片。
与先前描述的单晶生长不同在于外延生长温 度低于熔点许多
外延是在晶体上生长晶体，生长出的晶体的 晶向与衬底晶向相同，掺杂类型、电阻率可 不同。n/n+，n/p，GaAs/Si。
7.1.1 分类
按材料划分：同质外延和异质外延
按工艺方法划分：气相外延（VPE)，液相外延(LVP)，
微电子工艺—薄膜技术(3)
第7章 外延
(Epitaxy)
田丽
第7章 外延
7.1 概述 7.2 硅气相外延原理及工艺 7.3 外延层中的杂质分布 7.4 外延方法 7.5 分子束外延 7.6 其它外延 7.7 外延层缺陷及检测
7.1 外延概述
在微电子工艺中，外延(epitaxy)是指在单晶 衬底上，用物理的或化学的方法，按衬底晶 向排列（生长）单晶膜的工艺过程。
腐蚀现象
7.3 外延层中的杂质分布
掺杂采用原位气相掺杂。
杂质掺入效率依赖于：生 长温度、生长速率、气流 中掺杂剂相对于硅源的摩 尔数、反应室几何形状， 掺杂剂自身特性。
有杂质再分布现象
扩散效应 自掺杂效应
7.3.1 扩散效应
扩散效应也叫互(或外) 扩散，指在 衬底中的杂质与外延层中的杂质在 外延生长时互相扩散，引起衬底与 外延层界面附近的杂质浓度缓慢变 化的现象。
其它划分方法：按结构划分；按外延层厚度划分等
7.1.2 特点
外延生长时掺入杂质的类型、浓度都可以 与衬底不同，增加了微电子器件和电路工 艺的灵活性。
多次外延工艺得到多层不同掺杂类型、不 同杂质含量、不同厚度，甚至不同材料的 外延层。
异质外延，如GaAs/Si、SOI（SOS）等技 术
7.1.3 用途
：pn主界隔要离示是意为图 了降低导通压降与功 耗，有时是为了隔离的需要。在 CMOS-IC芯片中，现在比较多地 倾向于采用SOI衬底片，这主要是 为了减弱或者避免闩锁效应，同
时也可以抑制短沟道效应。
制作在外延层上的双阱CMOS剖面图
7.2 硅气相外延原理及工艺
硅气相外延(vapor phase epitaxy，VPE )， 指含Si外延层材料的物质以气相形式输运 至衬底，在高温下分解或发生化学反应， 在单晶衬底上生长出与衬底取向一致的单 晶。
b
e
n+ p
c n+pn-外延晶体管芯片
P阱
双极器件和电路主要是为了减小集电
极串联电阻，以降低饱和压降与功耗。特 别，在集成电路芯片中，还与实现隔离有
关，这时往往还要加设埋层。
SiO2 n-Si外延层
n-Si外延层
SiO2 n+埋层 p+隔离墙
n+Si衬底
n阱
P-Si衬底单极器件和电路
如CMOS 、 JFET、VMOS
二氯硅烷SiH2Cl2( DCS) ----更低温度，选择外延 硅烷SiH4，更适应薄外延层和低温生长要求，得到
广泛应用。 新硅源：二硅烷Si2H6-----低温外过程--质量传递 SiH2Cl2的质量传递是一个扩 散过程，由扩散方程有：
F1=-Dg(dC/dx)=Dg(C0-Cg)/δ