《数字电子技术实验》课件

图 1.6 74LS00 外引线排列
图 1.7 CC4011 外引线排列
3、三态门 逻辑门的输出有高、低电平、高阻三种状态的门电路。 （1）三态门种类
按逻辑功能分：三态与非门、三态缓冲门、三态非门、三态与门。 按控制模式分：低电平有效的三态门和高电平有效的三态门。 （2）三态门逻辑符号
本实验选用的 74LS125，外引线排列如图 1.8 所示。
端流出的电流。前级输出低电平时，后级门的 I IS 就是前级的灌电流负载。一般 I IS ＜1.6mA。测试 I IS 的
电路见图 1.3。 （4）扇出系数 N：扇出系数 N 是指能驱动同类门电路的数目，用以衡量带负载的能力。图 1.4 所
示电路能测试输出为低电平时，最大允许负载电流 IOL ，然后求得
四、 实验内容
1. 分析图 4.1 的逻辑功能，现修改图 4.1，使无开关拨下时，不显示任何数据，并记录数据。 2．输入开关改为 10 个，需要两片 74LS148 构成 16－4 编码器，但显示仍只需 1 个，设计电路图， 在无开关拨下时，不显示任何数据，通过实验验证。
五、预习和实验报告要求
1．实验目的； 2．实验仪器与元器件； 3．画出 74LS00、74LS148、74LS04、74LS48、七段显示器的外引线排列； 4．列出实验步骤及内容，并画出实验电路和实验数据表格。 以上内容在实验前完成。 5．测试结果分析及思考题； 6．体会（总结）。
5．按 TTL 与非门的真值表逐项验证其逻辑功能。
6．验证 74LS02 或非门和 74LS86 四异或门的逻辑功能（表格自列）。 7．验证 74LS125 的逻辑功能。
8．用数字万用表分别测量 CMOS 与非门 CC4011 在开路情况下的输出高电平VOH 和输出低电平 VOL 。测试电路如图 1.5 所示。验证 CC4011 的逻辑功能（表格自列）。
图 5.3 74LS74 外引线排列
图 5.4 D 触发器逻辑符号
2、计数器
计数器是一种重要的时序逻辑电路，它不仅可以计数，而且可用作定时控制及进行数字运算等。 按计数进位规律分类: 加法、减法和可逆计数器； 按计数进制可分为: 二进制和任意进制计数器，任意进制计数器中常用的是十进制计数器。 根据计数脉冲引入的方式分为: 同步和异步计数器。在同步计数器中，所有触发器都以输入计数脉 冲为时钟脉冲，应翻转的触发器同时翻转。在异步计数器中，有的触发器以计数脉冲作为时钟脉冲，有 的则以其它触发器的输出作为时钟脉冲，故而状态更新有先有后，称为异步。 计数器常从零开始计数，所以应具有“置零（清除）”功能。此外计数器还有“预置数”的功能，通过 预置数据于计数器中，可以使计数器从任意值开始计数。 2.1 用 D 触发器构成异步二进制加法计数器和减法计数器 图 5.5 是利用四只触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D 触发器接成 T’触发器形式，再由低位触发器的 Q 端和高一位的 CP 端相连接，即构成异步计数方式。（74LS74）
二、预习要求
1．了解 TTL 和 CMOS 与非门主要参数的定义和意义。 2．熟悉各测试电路，了解测试原理及测试方法。 3．熟悉 74LS00、74LS02、74LS86、74LS125 和 CC4011 的外引线排列。 4．画实验电路和实验数据表格。
三、实验原理与参考电路
1、TTL 与非门的主要参数 TTL 与非门具有较高的工作速度、较强的抗干扰能力、较大的输出幅度和负载能力等优点烟而得 到了广泛的应用。
二、预习要求
1．预习 74LS148、74LS48 译码器和共阴极七段显示器的工作原理及使用方法。 2．熟悉 74LS00、74LS148、74LS04、74LS48、七段显示器的外引线排列。 3．画实验电路和实验数据表格。
三、实验原理
编码、译码、显示原理电路图 4.1 所示。该电路由 8 线-3 线优先编码器 74LS148、4 线-七线译码器/驱 动器 74LS48、反相器 74LS04 和共阴极七段显示器等组成。
有效； Sd 是直接置位端、 Rd 是直接复位端，都是低电平有效。特性见表 5.2
图 5.2 集成 JK 触发器 74LS112 (a) 外引脚图 (b) 逻辑符号
表 5.2 74LS112 功能表
1.3 D 触发器 D 触发器的状态方程为：Qn+1=D。其状态的更新发生在 CP 脉冲的边沿，74LS74（CC4013）、74LS175 （CC4042）等均为上升沿触发，故又称之为上升沿触发器的边沿触发器，触发器的状态只取决于时针 到来前 D 端的状态。D 触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等， 图 5.3 为 74LS74 外引线排列，图 5.4 为 D 触发器逻辑符号。
（1）输出高电平VOH ：输出高电平是指与非门有一个以上输入端接地或接低电平时的输出电平值。
空载时，VOH 必须大于标准高电平（VSH 2.4V ），接有拉电流负载时，VOH 将下降。测试VOH 的电路
如图 1.1 所示。
（2）输出低电平VOL ： 输出低电平是指与非门的所有输入端都接高电平时的输出电平值。空载
表 5.1 基本 RS 触发器逻辑功能表
图 5.1 基本 RS 触发器电路
1.2 JK 触发器 在输入信号为双端的情况下，JK 触发器是功能齐全、用途广泛和通用性较强的一种触发器。本实 验选用 74LS112，74LS112 内含两个相同的 JK 触发器，下降沿触发，有预置和清除端（即直接置位、 复位端）。其电路符号和引脚排列如图 5.2 所示。图中 J、K 为控制信号端；CP 为时钟信号端，下降沿
开路时的输出低电平。通常 VOＬ≈0V。
图 1.5 CMOS 与非门
测VOH 和VOL 电路
VOH 和VOL 的测试电路如图 1.5 所示。输入端全部接高电平时测VOL ；将其中任一输入端接地，其
余输入端接高电平时测VOH 。
本实验选用的 TTL 与非门为 74LS00，选用的 CMOS 与非门为 CC4011。它们的外引线排列如图 1.6 和图 1.7 所示。
四、实验内容
图 1.8 74LS125 外引线排列
1．用数字万用表分别测量 TTL 与非门 74LS00 在带负载和开路两种情况下的输出高电平VOH 和输 出低电平VOL 。测试电路如图 1.1 及图 1.2 所示。
2．测试 TTL 与非门的输入短路电流 I IS ，测试电路如图 1.3 所示。 3．Fra Baidu bibliotek试与非门为低电平时，允许灌入的最大负载电流 IOL ，然后利用公式求出该与非门的扇出系 数 N。测试电路见图 1.4，用万用表直流电压挡测量VO ，若VO 0.4V ，则产品合格。然后再用万用表 电流挡测出 IOL ，通过公式计算出扇出系数。
一、目的要求
实验四 编码、译码、显示电路实验
通过本实验教学，要求学生掌握编码器原理及基本电路，掌握七段译码器的逻辑功能和使用，掌握 七段显示器的使用方法，进一步学习组合电路的应用。掌握示波器、函数信号发生器、频率计、稳压电 源、万用电表常用电子仪器设备的使用。使学生获得编码、译码、显示电路的应用能力。
图 5.5 4 位二进制异步加法计数器
若把上图稍加改动，即将低位触发器的 Q 端和高一位的 CP 端相连接，即构成了减法计数器。 2.2 集成计数器 常用集成计数器均有典型产品，不必自己设计，只需合理选用即可。下面介绍几种常用的集成计数 器。 （1）CC40161 4 位二进制同步计数器
显示器：
显示器采用七段发光二极管显示器，它可直接显示出译码输出的十进制数。七段发光显示器有共阳 接法和共阴接法两种如图 4.2。共阳接法就是把发光二极管的阳极都连在一起接到高电平上，与其配套 的译码器为 74LS46，74LS47；共阴极接法则相反，它是把发光二极管的阴极都连在一起接地，与其配 套的译码器为 74LS48，74LS49。
基本 RS 触发器具有置“0”、置“1”和“保持”3 种功能。通常称 S 为置“1”端，因为 S 0(R 1) 时触发器被置“1”； R 为置“0”端，因为 R 0(S 1) 时触发器被置“0”，当 S R 1 时状态保 持； S R 0 时，触发器状态不定，应避免此种情况发生，表 5.1 为基本 RS 触发器的功能表。
时，VOL 必须低于标准电平（VSL 0.4V ），接有灌电流负载时，VOL 将上升。测试VOL 的电路如图 1.2
所示。
图 1.1 VOH 的测试电路
图 1.2 VOL 的测试电路
图 1.3 IIS 的测试电路
图 1.4 IoL 的测试电路
（3）输入短路电流 I IS ：输入短路电流 I IS 是指被测输入端接地，其余输入端悬空时，由被测输入
9．用与非门设计三人表决器，用与非门和异或门设计一位全加器电路。
五、预习报告和实验报告要求
1．实验目的； 2．实验仪器与元器件； 3．画出 74LS00、74LS02、74LS86、74LS125 和 CC4011 的外引线排列图（实验中所用到集成块外 引线排列图）； 4．列出实验步骤及内容，并画出实验电路和实验数据表格，设计内容要求写出设计过程如真值表、 化简、电路等。 以上内容在实验前完成。
实验五 时序逻辑电路的设计
一、实验目的
1．掌握基本 RS、JK、D 和 T 触发器的逻辑功能； 2．掌握集成触发器逻辑功能的测试方法； 3．掌握用基本门电路设计 RS 解触发器的设计方法； 4．掌握用中小规模集成电路设计计数器方法。
二、预习要求
1．复习触发器的基本类型及其逻辑功能； 2．复习 74LS00、74LS74、74LS161、74LS290、CC4511 和数码显示集成电路的外引脚功能。
5．测试结果分析及思考题； 6．体会（总结）。
六、思考题
1．分析与非门高低电平分别在空载和负载时的电平值有什么特点。 2．根据测试结果分析所测试的 74LS00 是否合格。 3．如何将与非门作为非门使用？ 4．TTL 或非门（或门）不用的输入端应如何处理？ 5．TTL 与非门和 CMOS 与非门有何异同点？ 6、分析 74LS125 是什么三态门，控制端是什么电平有效。
七、实验注意事项
TTL 和 CMOS 与非门在使用时有很多不同之处。必须严格遵循： 1．TTL 与非门对电源电压的稳定性要求较严，只允许在 5V 上有±10%的波动。电源电压超过 5.5V， 易使器件损坏；低于 4.5V 又易导致器件的逻辑功能不能正常。 2．TTL 与非门不用的输入端不能接低电平。 3．TTL 与非门的输出端不能直接接+5V 或地，也不能与其它输出端并联。 4．CMOS 门的电源电压为 3～18V， 5．CMOS 与非门不用的输入端不能悬空，应按逻辑功能接高电平 VDD 或低电平 VSS。 6．CMOS 与非门的输出端不允许直接接 VDD 或 VSS。
三、实验原理
1、触发器 触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发 器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定 状态。 1.1 基本 RS 触发器 图 4.1 为由两个与非门交叉耦合构成的基本 RS 触发器，它是无时钟控制低电平直接触发的触发器。
N I OL 。一般 N>8 的与非门才被认为是合格的。 I IS
2、CMOS 与非门的主要参数
（1）输出高电平VOH
输出高电平VOH 是指在规定的电源电压下（例如 12V）下，输出端
开路时的输出高电平。通常 VOH≈VDD。
（2）输出低电平VOL 输出低电平VOL 是指在规定的电源电压下（例如 12V）下，输出端
实验一 门电路逻辑功能测试及简单设计
一、实验目的
1．熟悉数字万用表、示波器和数字电路基础实验箱的使用； 2．掌握 TTL 和 CMOS 与门主要参数的测试方法； 3．了解门电路的电压传输特性的测试方法； 4．掌握 74LS00 与非门、74LS02 或非门、74LS86 异或门、74LS125 三态门和 CC4011 门电路的逻 辑功能； 5．掌握三态门的逻辑功能。 6．掌握利用门电路设计数字电路的方法。