逐次逼近寄存器型ADC设计报告

采样保持电路的传输门电路如下：
传输门为低电平导通，原理为：分别由Nmos 和 Pmos 的源和漏链接传输门的两端，然后 Nmos
5. 结论......................................................................................................................（....１４）
6. 参考文献...............................................................................................................（....１５）
逐次逼近寄存器型 ADC 设计报告
组 员（学 号）： 孟达（20054337） 高巍（20054404） 于平山（20055915） 韩贵博（20054406）
专业（年级）:集成电路设计与集成系统（05）
课 程 名 称:
混合集成电路设计
提 交 日 期:
2008 年 12 月24日
目录
一、组员分工..............................................................................................................（. １）
（1） 电路结构
２
（2） 工作原理
２
（3） 参数设定
３
（4） 仿真网表
附页１
（5） 仿真结果
３
（6） 版图
３
子模块 2： 采样保持电路(S/H)...............................................................................（.. ４）
V=2.5
C=3pF
out
W=14u L=1u
传输门开关
采样电容
电压跟随器
（2）工作原理：
采样保持电路的电路结构为：传 输门开关，采 样电容器，保 持电路。其中保 持电路为电压
跟随器，当开关导通的时 候，通过外加信 号给电容充电，断 开后由于电容无 法放电，将继续保
持原来的电压，这个电压被电压跟随器保持下来，这样的结构就构成了采样保持电路。
点的电压继续比较，如果基准电压高于生成的电压，那么比较值为 1，就会生成一个高一点的电
压。பைடு நூலகம்
比较器电路是将一个模拟 信号与另一个模 拟信号进行比较，根 据比较结果输出一 个二进制
信号。实际上，比较器完 成的是模数转换中量 化的过程，可见比较 器的优劣 直接影响着模数转
换器的性能。
2 / 15
逐次逼近寄存器型模数转换器（SAR ADC）设计报告
四、项目设计内容.......................................................................................................（.. １）
1. 逐次逼近寄存器型模数转换器（SAR ADC）整体结构
１
2. 逐次逼近寄存器型模数转换器（SAR ADC）的特点及应用
2. 逐次逼近寄存器型模数转换器（SAR ADC）的特点及应用：
特点：中级转换速度，低功耗，高精度，小尺寸 应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等
3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理：
1 / 15
逐次逼近寄存器型模数转换器（SAR ADC）设计报告
SAR ADC 其基本结构如图 1 所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换 器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元 (SAR LOGIC)。模拟输入电压 VIN 由采 样保持电路采样并保持，为实现二进制搜索算法，首先由 SAR LOGIC 控制 N 位寄存器设置在中 间刻度，即令最高有效位 MSB 为“1”电平而其余位均为“0”电平，此时数字模拟转换器 DAC 输出电压 VDAC 为 0.5VREF，其中 VREF 为提供给 ADC 的基准电压。由比较器对 VIN 和 VDAC 进行比较， 若 VIN>VDAC，则比较器输出“1”电平，N 位寄存器的 MSB 保持“1”电平；反之，若 VIN<VDAC， 则比较器输出“0”电平，N 位寄存器的 MSB 被置为“0”电平。一次比较结束后，MSB 被置为 相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较， 直至最低有效位 LSB 比较完毕。整个过程结束，即完成了一次模拟量到数字量的转换，N 位转换 结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。
1：精度仿真结果
2：动态仿真结果
（6） 版图：
下图为静态比较器的版图，在比较 器的输出后 增加了两个反 相器，能够修正比较 器的输出 电平为高 2.5v，低 0v。版图中器件的参数在上文中已经给出，在版图中删除了输出和地之间的
3 / 15
逐次逼近寄存器型模数转换器（SAR ADC）设计报告
一个 3pF 的电容，经验证对电路没有影响，版图中的电容为 0.3pF，根据 CMOS 工艺中无源器件 性 能 总 结 得 出 mos 电 容 的 范 围 约 为 2.7fF/um2 ，那 么 经 计 算 ， 0.3pF 的电 容 面 积 为 10.54um*10.54um=111.0916um2,版图的总面积约为 34um*16um=518um2。所有的硅栅的长度 都是 0.24um。
（1）电路结构
４
（2）工作原理
４
（3）参数设定
５
（4）仿真网表
附页１
（5）仿真结果
５
（6）版图
５
子模块 3： 数模转换器 DAC....................................................................................（...６）
4. 逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计：
� 子模块 1： 比较器（COMPARE） （1） 电路结构：
W=4.5u L=1u
W=4.5u L=1u
in+
W=3u L=1u
in-
W=4.5u L=1u
W=3u L=1u
W=4.5u L=1u
W=4.5u L=1u
W=38u L=1u
左端的恒流源电路时产生一个 30uA 的电流，然后通过电流镜镜像到比较器的内部。
（3） 参数设定：
左上方的 PMOS 的 W/L 为 4.5/1，然后对称的两个 PMOS 的 W/L 也为 4.5/1，中间两个对称 的 NMOS 的 W/L 为 3/1，左下方两个对称的 NMOS 的 W/L 为 4.5/1，右上方的 PMOS 的 W/L 为 38/1， 右下方的 NMOS 的 W/L 为 35/1，左端的电容为 0.03pF，右端的为 3pF（经检验电容可以去掉）， Vdd 电源电压为 2.5V。其中恒流源电路产生 30uA 的电流，比较器后面的两个反相器用以拉高输 出的高电平和降低输出的低电平。
SAR AD C 总版图............................................................................................................附页 4
源文件文件列表...........................................................................................................附....页 5
在我们的设计中采用的是电 压比较器，常见的比较 器在电路 结构，电性能方 面与运算放大 器基本相同。可以说比较 器的设计基本上 相当于一个开环的放 大器。它属于 一种非线性的模拟 电路，也就是说比较器不是纯粹的模拟或数字电路，它的输入和输出之间并不存在线性关系。
实际上，比较器的输出由低电 平转换到高电 平时，或者从高电 平转换到低电 平时，需要一 定的时间（决定电压比较器的响应），其次由于比较器的增益是有限的，并且存在失调电压，因 此它的输入端将出现不确定的电 压，该不 确定电压将直接影响到电 压比较器的灵 敏度（对输入 端电压判别的灵敏度）。电压比较器的开环增益越高，失调电压越小，则其不确定电压越小，即 灵敏度越高。
（1）电路结构
６
（2）工作原理
7
（3）参数设定
7
（4）仿真网表
附页２
（5）仿真结果
７
（6）版图
8
子模块 4： 其他子模块（MOS 开关、两相时钟、运算放大器、偏置电路）.........（....８）
（1）电路结构
８
（2）工作原理
１０
（3）参数设定
１０
（4）仿真网表
附页 2＆3
（5）仿真结果
１０
（6）版图
W=3u L=1u
L=1u W=15u
C=3pF
� 子模块 2： 采样保持电路(S/H) （1）电路结构：
W=15u L=1u
k
W=3u L=1u
in
W=15u L=1u I=30uA
W=3u L=1u
W=15u L=1u
W=3u L=1u
C=0.1pF
W=4.5u
W=4.5u
L=1u
L=1u
W=94u L=1u
逐次逼近寄存器型模数转换器（SAR ADC）设计报告
一、组员分工：
序号
组员
1
孟达 20054337
2
高巍 20054404
3 于平山 20055915
4 韩贵博 20054406
承担工作
全部版图设计、比较器的设计及仿真、LVS 验证 Verilog 数字逻辑的仿真、DAC 的设计及仿真 采样保持电路的设计及仿真 不交叠时钟、传输门以及运放的设计及仿真
（4） 仿真网表：见附页！ （5） 仿真结果：
说明：精度仿真结果表明比较器的分辨率可以达到 4mV，输出高电平为 2.5V，低电平为 0V，延 迟时间约为 48nS，不过因为指标要求频率为 100KHz，所以可以达到要求。（外置恒流源的 比较器分辨率可以达到 2mV，延迟时间约为 157ns） 动态仿真结果将一正弦信号和一不确定信号进行比较，说明比较器能够实现此功能。不过 将恒流源集成到比较器的动态比较结果不如外置恒流源效果好。
１
3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理
１
4. 逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计
２
子模块 1： 比较器（COMPARE）.............................................................................（. ２）
W=15u
W=15u
L=1u
L=1u
C=0.2pF
C=5pF
W=15u L=1u
W=35u L=1u
out
W=15u L=1u
恒流源
比较器
两组反相器
（2） 工作原理：
比较器的部分是模拟和数 字转换的一个通 道，通过比较电压的高低 来确定数 字信号，来达
到逐次逼近的目的，当生成的电压高于基准电压的时候，比较值为 0，就会生成一个比刚才小一
１１
子模块 5： SAR 数字逻辑控制单元.......................................................................（....１...２）
（1）工作原理
１２
（2）Veri l og 网表
１２
测试模块
１２
调用模块
１３
（3）仿真结果
１３
二、项目设计要求.......................................................................................................（. １）
三、项目参数要求.......................................................................................................（...１）
二、项目设计要求：
设计一个 8bit 逐次逼近寄存器型模数转换器 SAR ADC
三、项目参数要求：
分辨率 采样频率 功耗 电源电压 面积 工作温度 工艺技术
四、项目设计内容：
8bit
100KHz < 5mW
2.5V < 5mm2 0~80℃ 0.25um
1. 逐次逼近寄存器型模数转换器（SAR ADC）整体结构：