带数字校准功能高精度时钟芯片
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AT8372A/B是武汉芯景科技有限公司推出的CMOS实时时钟/日历芯片。该芯片内 置包括年/月/日/时/分/秒的计时器，在电路中起到钟表的作用。系统可以设置和 读取AT8372A/B中存放的当前时间，据此对数据进行相应处理（例如计费、显示、 记录等）。不仅如此，AT8372A/B还含有时间校正电路，根据CPU提供的信号来消 除晶振的频率误差，从而获得高精度的时钟信号，大大提高钟表走时的精确度。 通过先进的I2C总线与系统之间串行传送数据，AT8372A/B比采用并行总线的同功能 芯片大大减少电路板上的布线数目，非常适合于复杂系统。AT8372A/B目前提供 TSSOP-8、SOP8封装形式，可应用于移动电话类通讯产品、便携仪器、电信计费、 考勤机、电脑主板、微机外设……等等一切与计时有关的电子产品中，特别适合 于时间精度要求严格的场合。
下面介绍的步骤很容易检测是否是噪声导致RTC变快的： 1）系统上电，同时让RTC与一块已知的精确的时钟同步。 2）关闭系统。 3）等一段时间（2小时，24小时等），检测时钟的精度就越容易。 4）再次打开系统，读时钟，并把他与已知的那块精确的时钟进行比较。 5）再次把两个时钟同步。 6）保持系统打开，等待与步骤3相同的时间。 7）等时间到后读时钟，并与已知的精确时钟做比较。
振荡器的启动时间非常依赖于晶体参数，PCB版设计。高的串连电阻和过大的 容性负载是延长启动时间的主要因素。使用推荐参数的晶振和通过适当的版图设 计的电路通常会使振荡器的启动时间低于一秒。
1.4 功耗
很多RTCs被设计成可以只依靠一块电池供电就能工作。在其典型的应用中，如 果主电源关闭，仅依靠一小块锂电池就能够驱动振荡器和整个时钟电路。为了尽 量延长电池的寿命，振荡器必须尽可能的降低其功耗。为实现这个目标，很多设 计方案必须折衷。振荡电路CL对功耗有影响。RTC中12.5pF的负载将比6pF的负载 消耗更多的功率，但是12.5pF的负载电容将会让整个电路的抗噪声能力更强。
1）将晶振尽量靠近X1，X2引脚。保持RTC和晶振之间的距离尽量小，以减少天 线长度来，从而降低噪声的接收。
2）保持晶振Pad和连接X1，X2的线宽尽可能的小。Pad和线宽越大，越容易接
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
时钟变慢：以下几种普遍情形会使晶振RTC变慢。 1) RTC输入引脚过长（overshoot）。这有可能导致RTC周期性的停止而变慢，
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
图3，RTC晶振振荡电路图 1.1 晶体振荡电路精确度
振荡电路频率的精确度依赖于晶振的精确度和晶体与振荡电路负载电容的匹 配程度。如果电容负载低于晶振设计的要求，振荡频率将变快。反之，如果电容 负载比设计的要求大，则振荡频率变低。
4
AT8372A/B
8 VDD 7 OSCIN 6 OSCOUT 5 INTRA
I——N—T—R—B—
SCL SDA VSS I——N—T—R—A—
OSCOUT
源自文库OSCIN VDD
引脚号
描述
1
32.768KHz 方波输出/报警中断 B 输 出
2 串行时钟输入（开漏）
3 串行数据 I/O（开漏）
4地
5 周期性中断输出/报警中断 A 输出
Vcc
Vcc
10K
32.768KHz
10K
10K
10K
6
7
8
OSCOUT OSCIN VDD
2 SCL
INTRA
5
AT8372A
3 SDA
INTRB 1
VSS 4
图2：AT8372A/B 典型应用图
1. RTC芯片晶体振荡器选择的考虑
任何实时时钟的核心都是晶振，它为分频计数器提供精确的与低功耗的时基信 号，它可以用于产生秒、分、时、日等信息。为了确保时钟长期的准确性，晶振 必须工作正常，不能受到干扰。芯景科技RTC芯片中的振荡器是Pierce-type振荡 器的COMS反向器变体。图3表示了其主要的参数。这些RTCs 包括了完整的负载电 容（CL1,CL2）和偏置电阻。Pierce振荡器利用了并联谐振模式下的晶体。采用并 联谐振模式的晶体将在特定的负载电容的作用下产生某一固定频率的振荡。为了 让振荡器产生正确的频率，振荡电路必须保证电容的负载正确。除了晶体之外， 所有必须的元件都被集成在器件之内。如果有额外的诸如电容和电阻等元件被连 接到X1和X2引脚，晶振将不能正常工作。这种情况下，直流工作点将发生偏移， 晶振频率也会偏移，甚至在上电时，晶振不能正常起振。具有10pF电容和10M阻抗 的被动示波器探针也会影响晶振正常工作。所有的32.768KHZ 晶体都有等效电容。 市场上最为普遍的32KHZ 晶体有两种类型：6pF 和12.5pF。在操作时，晶体必须 符合推荐的容性特性。
接晶振的另一个引脚。OSCI 引脚引 6 入外部振荡器信号时，该引脚应悬
空
7
接晶振的一个引脚，也可引入外部 振荡器信号
8 正电源
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
典型应用电路：
Vcc CPU
1.2 晶体参数 晶体振荡器的等效负载电容是晶体的关键参数。图5是晶振的等效电路图。由
动生电感（motional inductance）L1，动生电阻R1和动生电容C1组成。并联电容 C0是晶体的分流电容。
图 5，晶振等效电路 负载电容CL是从晶体的引脚所看到的振荡电路的容性负载。图6所示的电容CL 与晶振并联。振荡回路的负载电容CL1和CL2加上所有的寄生电容一起组成了整个 电路的负载电容。AT8372A/B芯片已经集成CL1和CL2。在PCB线路设计时，尽量减 小线间的寄生电容。下面给出了CL的计算公式。 CL=[(CL1×CL2)/(CL1＋CL2)＋CSTRAY] 当CL=[(CL1×CL2)/(CL1＋CL2)＋CSTRAY]，晶体振荡电路振荡频率是32768Hz； 当CL<[(CL1×CL2)/(CL1＋CL2)＋CSTRAY]，晶体振荡电路振荡频率小于32768Hz； 当CL<[(CL1×CL2)/(CL1＋CL2)＋CSTRAY]，晶体振荡电路振荡频率大于32768Hz；
除了晶振和振荡器失配之外，晶体工作环境温度的变化也会改变晶振的基本频 率。芯景科技RTC使用了“音叉（tuning fork）”状晶体，该晶体的温差失调如 图4所示。20ppm的误差大约相当于1分钟/月的误差。
图 4， 晶振振荡频率与温度关系
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
带数字校准功能高精度时钟芯片AT8372A/B设计考虑
作者：徐维锋 武汉芯景科技有限公司
实时日历时钟芯片广泛应用于电子系统产品中，时间无处不在！时钟日历芯片 在应用选型上主要考虑以下几点：1）RTC时钟芯片通讯接口，RTC芯片与CPU的通 讯接口主要有I2C、SPI、兼容SPI的3线接口以及并行接口等；2）时钟精度的要求， 时钟芯片的时钟精度与所采用晶振的精度、PCB布线、晶振的负载电容等因素有关， 下文详细讨论；3）时钟芯片抗干扰能力；4）性价比。
5）在晶振的正下方的层设置一块地（ground plane）十分有帮助。它有助于 晶振与其他层的层间隔离。注意地只用设置在晶振的周围而不用覆盖整块板，并 且最好不要超出保护环的范围。
要注意引入地会产生寄生电容。线间、Pad和地都会增加内部的负载电容（CL1 和CL2）。因此在增加地时有些因素必须考虑。例如，由地引起的电容，可以用以 下公式计算：
时钟变快：以下几种普遍情形会使晶振RTC变快。
1) 晶振周围的信号噪声耦合。这是最大的问题，噪声耦合会使RTC非常的不 精确。
2) 晶体使用错误。如果晶振实际使用的负载电容比规定的要大，RTC将会变 快。这个严重的错误来自晶体振荡器负载电容CL的计算错误。例如，用12pF 的CL代替设计只要6pF的电容，将会导致RTC每个月快3到4分钟。
器件特性： 宽工作电压范围：1.45V～6.0V
休眠电流典型值为 0.5µA 包含两套独立的报警系统
提供多种数据读写模式
提供包括星期、小时、分钟的中断输出，中断信号可长时间有效（长达一 个月）
具备晶振停振检测功能
可选择 12 小时/24 小时显示模式
提供软件校正功能，对晶振的振荡频率及稳定度要求不高，32.768KHz 或 32.000KHz 的晶振均可使用
通过以上的方法，可以同时检测系统上电和系统关闭时的时钟精度，如果证明 系统上电时时钟是不准确的，而系统关闭时时钟是准确的，则问题很有可能来自 于系统噪声。若两种状态下时钟都不准确，则不是由系统噪声引起的问题。因为 噪声很容易被晶振接收到，所以在制PC版图时，安置外部晶振时必须特别注意。 在制PC板时，为了确保额外的时钟计数不会被晶振接收，遵守以下的制版规则很 重要。
1.5 晶振布线参考
因为RTCs的晶振输入端有非常高的输入阻抗（大约109Ω），这就导致了晶振 会像一个很好的天线一样工作，接收来自系统其他部分的高频信号。如果有信号 被晶振引脚接收到，该信号既可能被屏蔽掉，也可能形成的脉冲信号。因为在PCB 上大部分的信号都比晶振32.768Hz的频率要高很多，所以极有可能形成所不希望 的脉冲。这些噪声脉冲也会作为时钟的额外“滴答”声一样参与计数，导致时钟 变快。
C=εA/t，其中ε为PC板的介电常数。A表示线或者Pad的面积。t表示PC板的层 间厚度。因此，决定一个地是否设计正确，以上参数必须列入考量。确保由地产 生的电容不会大到影响时钟。
图 7，晶振参考设计 1.6 振荡器精度的校验
RTC芯片不推荐用示波器探头直接连接输入（X1）和输出（X2）。RTC振荡器通 常设计工作在低功耗下（延长电池寿命），在晶体振荡器上加载示波器探头可能 会导致振荡器停止工作。即使振荡器能继续工作，额外的负载也会降低信号的振 幅，可能造成不稳定的操作，比如振幅抖动，导致时钟校验不准确。
收邻近的噪声信号。 3）在晶振周围设置保护环（保护环接地）。它将保护晶振相对于噪声信号独
立。参见图7 4）尽量不要让其他层的信号直接从晶振或连接X1，X2的信号线下穿过。相对
于板上其他信号越独立，晶振越不容易接收到噪声信号。任何信号线和X1，X2之 间的信号线必须保证最少0.200英寸的距离。RTC应该与任何产生电磁信号（EMR） 的元件隔离，特别是离散的和模块化的RTCs。
图 6，晶振负载电容及等效并联电容 大部分晶振允许的最大的驱动功率为1µw。驱动功率可以由以下公式决定： P=2R1×[π×32768（C0＋CL）VRMS]2 ；VRMS是晶振两端电压的RMS（均方根） 值。 1.3 振荡器的启动时间
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
AT8372A/B 的功能框图：
图1：AT8372A/B 芯片电路结构框图
AT8372A的引脚排布及说明： 符号
INTRB 1
SCL 2
SDA 3
VSS
振荡器能够用多种方式校验，一种方法就是多次读取秒寄存器，检查数据增量。
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
AT8372A/B芯片有振荡停止标志位，先清零，然后监视该位，校验振荡器的开始和 持续工作。如果设计师正在纠正一项错误而不能与RTC联系，这方法将不能工作。 另外一个方法是检查有方波输出的RTC的方波输出。大部分的RTC方波输出都是开 漏的，需要一个上拉电阻。方波输出同样可以用来效验RTC的精度。前提是有足够 精确的频率计数器。
下面介绍的步骤很容易检测是否是噪声导致RTC变快的： 1）系统上电，同时让RTC与一块已知的精确的时钟同步。 2）关闭系统。 3）等一段时间（2小时，24小时等），检测时钟的精度就越容易。 4）再次打开系统，读时钟，并把他与已知的那块精确的时钟进行比较。 5）再次把两个时钟同步。 6）保持系统打开，等待与步骤3相同的时间。 7）等时间到后读时钟，并与已知的精确时钟做比较。
振荡器的启动时间非常依赖于晶体参数，PCB版设计。高的串连电阻和过大的 容性负载是延长启动时间的主要因素。使用推荐参数的晶振和通过适当的版图设 计的电路通常会使振荡器的启动时间低于一秒。
1.4 功耗
很多RTCs被设计成可以只依靠一块电池供电就能工作。在其典型的应用中，如 果主电源关闭，仅依靠一小块锂电池就能够驱动振荡器和整个时钟电路。为了尽 量延长电池的寿命，振荡器必须尽可能的降低其功耗。为实现这个目标，很多设 计方案必须折衷。振荡电路CL对功耗有影响。RTC中12.5pF的负载将比6pF的负载 消耗更多的功率，但是12.5pF的负载电容将会让整个电路的抗噪声能力更强。
1）将晶振尽量靠近X1，X2引脚。保持RTC和晶振之间的距离尽量小，以减少天 线长度来，从而降低噪声的接收。
2）保持晶振Pad和连接X1，X2的线宽尽可能的小。Pad和线宽越大，越容易接
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
时钟变慢：以下几种普遍情形会使晶振RTC变慢。 1) RTC输入引脚过长（overshoot）。这有可能导致RTC周期性的停止而变慢，
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
图3，RTC晶振振荡电路图 1.1 晶体振荡电路精确度
振荡电路频率的精确度依赖于晶振的精确度和晶体与振荡电路负载电容的匹 配程度。如果电容负载低于晶振设计的要求，振荡频率将变快。反之，如果电容 负载比设计的要求大，则振荡频率变低。
4
AT8372A/B
8 VDD 7 OSCIN 6 OSCOUT 5 INTRA
I——N—T—R—B—
SCL SDA VSS I——N—T—R—A—
OSCOUT
源自文库OSCIN VDD
引脚号
描述
1
32.768KHz 方波输出/报警中断 B 输 出
2 串行时钟输入（开漏）
3 串行数据 I/O（开漏）
4地
5 周期性中断输出/报警中断 A 输出
Vcc
Vcc
10K
32.768KHz
10K
10K
10K
6
7
8
OSCOUT OSCIN VDD
2 SCL
INTRA
5
AT8372A
3 SDA
INTRB 1
VSS 4
图2：AT8372A/B 典型应用图
1. RTC芯片晶体振荡器选择的考虑
任何实时时钟的核心都是晶振，它为分频计数器提供精确的与低功耗的时基信 号，它可以用于产生秒、分、时、日等信息。为了确保时钟长期的准确性，晶振 必须工作正常，不能受到干扰。芯景科技RTC芯片中的振荡器是Pierce-type振荡 器的COMS反向器变体。图3表示了其主要的参数。这些RTCs 包括了完整的负载电 容（CL1,CL2）和偏置电阻。Pierce振荡器利用了并联谐振模式下的晶体。采用并 联谐振模式的晶体将在特定的负载电容的作用下产生某一固定频率的振荡。为了 让振荡器产生正确的频率，振荡电路必须保证电容的负载正确。除了晶体之外， 所有必须的元件都被集成在器件之内。如果有额外的诸如电容和电阻等元件被连 接到X1和X2引脚，晶振将不能正常工作。这种情况下，直流工作点将发生偏移， 晶振频率也会偏移，甚至在上电时，晶振不能正常起振。具有10pF电容和10M阻抗 的被动示波器探针也会影响晶振正常工作。所有的32.768KHZ 晶体都有等效电容。 市场上最为普遍的32KHZ 晶体有两种类型：6pF 和12.5pF。在操作时，晶体必须 符合推荐的容性特性。
接晶振的另一个引脚。OSCI 引脚引 6 入外部振荡器信号时，该引脚应悬
空
7
接晶振的一个引脚，也可引入外部 振荡器信号
8 正电源
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
典型应用电路：
Vcc CPU
1.2 晶体参数 晶体振荡器的等效负载电容是晶体的关键参数。图5是晶振的等效电路图。由
动生电感（motional inductance）L1，动生电阻R1和动生电容C1组成。并联电容 C0是晶体的分流电容。
图 5，晶振等效电路 负载电容CL是从晶体的引脚所看到的振荡电路的容性负载。图6所示的电容CL 与晶振并联。振荡回路的负载电容CL1和CL2加上所有的寄生电容一起组成了整个 电路的负载电容。AT8372A/B芯片已经集成CL1和CL2。在PCB线路设计时，尽量减 小线间的寄生电容。下面给出了CL的计算公式。 CL=[(CL1×CL2)/(CL1＋CL2)＋CSTRAY] 当CL=[(CL1×CL2)/(CL1＋CL2)＋CSTRAY]，晶体振荡电路振荡频率是32768Hz； 当CL<[(CL1×CL2)/(CL1＋CL2)＋CSTRAY]，晶体振荡电路振荡频率小于32768Hz； 当CL<[(CL1×CL2)/(CL1＋CL2)＋CSTRAY]，晶体振荡电路振荡频率大于32768Hz；
除了晶振和振荡器失配之外，晶体工作环境温度的变化也会改变晶振的基本频 率。芯景科技RTC使用了“音叉（tuning fork）”状晶体，该晶体的温差失调如 图4所示。20ppm的误差大约相当于1分钟/月的误差。
图 4， 晶振振荡频率与温度关系
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
带数字校准功能高精度时钟芯片AT8372A/B设计考虑
作者：徐维锋 武汉芯景科技有限公司
实时日历时钟芯片广泛应用于电子系统产品中，时间无处不在！时钟日历芯片 在应用选型上主要考虑以下几点：1）RTC时钟芯片通讯接口，RTC芯片与CPU的通 讯接口主要有I2C、SPI、兼容SPI的3线接口以及并行接口等；2）时钟精度的要求， 时钟芯片的时钟精度与所采用晶振的精度、PCB布线、晶振的负载电容等因素有关， 下文详细讨论；3）时钟芯片抗干扰能力；4）性价比。
5）在晶振的正下方的层设置一块地（ground plane）十分有帮助。它有助于 晶振与其他层的层间隔离。注意地只用设置在晶振的周围而不用覆盖整块板，并 且最好不要超出保护环的范围。
要注意引入地会产生寄生电容。线间、Pad和地都会增加内部的负载电容（CL1 和CL2）。因此在增加地时有些因素必须考虑。例如，由地引起的电容，可以用以 下公式计算：
时钟变快：以下几种普遍情形会使晶振RTC变快。
1) 晶振周围的信号噪声耦合。这是最大的问题，噪声耦合会使RTC非常的不 精确。
2) 晶体使用错误。如果晶振实际使用的负载电容比规定的要大，RTC将会变 快。这个严重的错误来自晶体振荡器负载电容CL的计算错误。例如，用12pF 的CL代替设计只要6pF的电容，将会导致RTC每个月快3到4分钟。
器件特性： 宽工作电压范围：1.45V～6.0V
休眠电流典型值为 0.5µA 包含两套独立的报警系统
提供多种数据读写模式
提供包括星期、小时、分钟的中断输出，中断信号可长时间有效（长达一 个月）
具备晶振停振检测功能
可选择 12 小时/24 小时显示模式
提供软件校正功能，对晶振的振荡频率及稳定度要求不高，32.768KHz 或 32.000KHz 的晶振均可使用
通过以上的方法，可以同时检测系统上电和系统关闭时的时钟精度，如果证明 系统上电时时钟是不准确的，而系统关闭时时钟是准确的，则问题很有可能来自 于系统噪声。若两种状态下时钟都不准确，则不是由系统噪声引起的问题。因为 噪声很容易被晶振接收到，所以在制PC版图时，安置外部晶振时必须特别注意。 在制PC板时，为了确保额外的时钟计数不会被晶振接收，遵守以下的制版规则很 重要。
1.5 晶振布线参考
因为RTCs的晶振输入端有非常高的输入阻抗（大约109Ω），这就导致了晶振 会像一个很好的天线一样工作，接收来自系统其他部分的高频信号。如果有信号 被晶振引脚接收到，该信号既可能被屏蔽掉，也可能形成的脉冲信号。因为在PCB 上大部分的信号都比晶振32.768Hz的频率要高很多，所以极有可能形成所不希望 的脉冲。这些噪声脉冲也会作为时钟的额外“滴答”声一样参与计数，导致时钟 变快。
C=εA/t，其中ε为PC板的介电常数。A表示线或者Pad的面积。t表示PC板的层 间厚度。因此，决定一个地是否设计正确，以上参数必须列入考量。确保由地产 生的电容不会大到影响时钟。
图 7，晶振参考设计 1.6 振荡器精度的校验
RTC芯片不推荐用示波器探头直接连接输入（X1）和输出（X2）。RTC振荡器通 常设计工作在低功耗下（延长电池寿命），在晶体振荡器上加载示波器探头可能 会导致振荡器停止工作。即使振荡器能继续工作，额外的负载也会降低信号的振 幅，可能造成不稳定的操作，比如振幅抖动，导致时钟校验不准确。
收邻近的噪声信号。 3）在晶振周围设置保护环（保护环接地）。它将保护晶振相对于噪声信号独
立。参见图7 4）尽量不要让其他层的信号直接从晶振或连接X1，X2的信号线下穿过。相对
于板上其他信号越独立，晶振越不容易接收到噪声信号。任何信号线和X1，X2之 间的信号线必须保证最少0.200英寸的距离。RTC应该与任何产生电磁信号（EMR） 的元件隔离，特别是离散的和模块化的RTCs。
图 6，晶振负载电容及等效并联电容 大部分晶振允许的最大的驱动功率为1µw。驱动功率可以由以下公式决定： P=2R1×[π×32768（C0＋CL）VRMS]2 ；VRMS是晶振两端电压的RMS（均方根） 值。 1.3 振荡器的启动时间
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
AT8372A/B 的功能框图：
图1：AT8372A/B 芯片电路结构框图
AT8372A的引脚排布及说明： 符号
INTRB 1
SCL 2
SDA 3
VSS
振荡器能够用多种方式校验，一种方法就是多次读取秒寄存器，检查数据增量。
武汉市东湖开发区关山一路特一号B栋404室 Tel: +086-027-87611245-8666; Fax: +086-027-87611255
AT8372A/B芯片有振荡停止标志位，先清零，然后监视该位，校验振荡器的开始和 持续工作。如果设计师正在纠正一项错误而不能与RTC联系，这方法将不能工作。 另外一个方法是检查有方波输出的RTC的方波输出。大部分的RTC方波输出都是开 漏的，需要一个上拉电阻。方波输出同样可以用来效验RTC的精度。前提是有足够 精确的频率计数器。