数字系统设计与Verilog HDL

数字系统设计与Verilog HDL

（复习）

EDA（Electronic Design Automation）

就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。

1．电子CAD（Computer Aided Design）

2．电子CAE（Computer Aided Engineering）

3．EDA（Electronic Design Automation）

EDA技术及其发展

p2

EDA技术的应用范畴

1.3 数字系统设计的流程

基于FPGA/CPLD

的数字系统设计流程

1. 原理图输入(Schematic diagrams )

2、硬件描述语言 (HDL文本输入)

设计输入

硬件描述语言与软件编程语言有本质的区别

综合（Synthesis）

将较高层次的设计描述自动转化为较低层次描述的过程

◆行为综合：从算法表示、行为描述转换到寄存器传输级（RTL）

◆逻辑综合：RTL级描述转换到逻辑门级（包括触发器）

◆版图综合或结构综合：从逻辑门表示转换到版图表示，或转换到PLD器件的配置网表表示

综合器是能自动实现上述转换的软件工具，是能将原理图或HDL语言描述的电路功能转化为具体电路网表的工具

适配

适配器也称为结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，并产生最终的可下载文件

对CPLD器件而言，产生熔丝图文件，即JEDEC文件；对FPGA器件则产生Bitstream 位流数据文件

p8

仿真（Simulation）

功能仿真（Function Simulation）

时序仿真（Timing Simulation）

仿真是对所设计电路的功能的验证

p9

编程（Program）

把适配后生成的编程文件装入到PLD器件中的过程，或称为下载。

通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程（Program），将基于SRAM 工艺结构的PLD器件的下载称为配置（Configure）。

习题

1.1 现代EDA技术的特点有哪些？

1.2 什么是Top-down设计方式？

1.3 数字系统的实现方式有哪些？各有什么优缺点？

1.4 什么是IP复用技术？IP核对EDA技术的应用和发展有什么意义？

1.5 用硬件描述语言设计数字电路有什么优势？

1.6 基于FPGA/CPLD的数字系统设计流程包括哪些步骤？

1.7 什么是综合？常用的综合工具有哪些？

1.8 功能仿真与时序仿真有什么区别？ 第2章 FPGA/CPLD 器件

2.1 PLD 的分类 PLD 的发展历程

PLD 的集成度分类

一般将GAL22V10（500门~750门 ）作为简单PLD 和高密度PLD 的分水岭

PLD 器件按照可以编程的次数可以分为两类：

(1) 一次性编程器件（OTP ，One Time Programmable ） (2) 可多次编程器件

OTP 类器件的特点是：只允许对器件编程一次，不能修改，而可多次编程器件则允许对器件多次编程，适合于在科研开发中使用。 按编程特点分类 p15

可编程逻辑器件（PLD ）

简单PLD 复杂PLD

PROM

PAL PLA

GAL CPLD FPGA

(1)熔丝（Fuse）

(2)反熔丝（Antifuse）编程元件

(3)紫外线擦除、电可编程，如EPROM。

(4)电擦除、电可编程方式，(EEPROM、快闪存储器（Flash Memory）），如多数CPLD

(5)静态存储器（SRAM）结构，如多数FPGA

按编程元件和编程工艺分类

PLD器件的原理结构图

2.2 PLD的基本原理与结构

PLD电路符号表示

与门、或门的表示

PLD连接表示法

PLD的输入缓冲电路

简单阵列的表示

p20

PROM

PROM表达的PLD阵列图

p21 PROM

用PROM 完成半加器逻辑阵列

p22

2.5 FPGA 的原理与结构 查找表结构

1110100A A F A A A A F =+=

4输入LUT及内部结构图

p23

习题

2.1 PLA和PAL在结构上有什么区别？

2.2 说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？

2.3 简述基于乘积项的可编程逻辑器件的结构特点？

2.4 基于查找表的可编程逻辑结构的原理是什么？

2.5 基于乘积项和基于查找表的结构各有什么优缺点？

2.6 CPLD和FPGA在结构上有什么明显的区别，各有什么特点？

2.7 FPGA器件中的存储器块有何作用？

p24

第3章 Quartus II集成开发工具

基于Quartus II进行EDA设计开发的流程p26

设计一个半加器

p27

设计一个全加器

连接好的全加器原理图f_adder.bdf

习题

3-1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。。

3-2 基于Quartus II软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。设计过程如下：

（1）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件；

（2）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件；（3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。

（4）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，能随意调整小时、分钟信号，增加整点报时功能等。

第4章基于宏功能模块的设计

8位有符号乘法器电路

功能仿真波形

p31