学年论文-CMOS集成电路的功耗分析和低功耗设计技术

论文题目：CMOS集成电路的功耗分析和低功耗设

计技术

摘要

随着系统芯片的功能越来越复杂，集成度的不断提高，电路规模的不断扩大，芯片的功耗已成为日渐突出的问题。尽管近几年集成电路的供电电压有所下降，但是功耗却增长了近两倍；同时芯片面积的不断减小，导致功率密度更大程度的增长。这直接导致芯片散热双色机难度和封装成本越来越高，进而影响芯片的可靠性。所以减小芯片功耗对于芯片设计的成败是至关重要的。目前，CMOS集成电路设计已广泛应用在集成电路的低功耗设计中。高性能、低功耗已成为集成电路设计追求的目标。本文介绍了CMOS 集成电路设计中存在的功耗问题，并且对低功耗的设计和优化方法进行了讨论，同时提出了解决问题的对策。

关键词

功耗分析；功耗估算；功耗优化；低功耗设计技术

Abstract

With the function of the system chip is more and more complicated, the constant improvement of the level of integration, and expansion of the size of the circuit, the power consumption has become a chip out gradually. Although in recent years the integrated circuit voltage supply is down slightly, but the power consumption has increased nearly two times; At the same time chip in the area of the continuous decreases, and lead to power density a greater degree of growth. This led directly to the chip heat dissipation double color machine difficulty and packaging costs more and more high, further influence the reliability of the chip. So reduce the power consumption of the chip to the success or failure of the chip design is very important. At present, CMOS integrated circuit design has been widely used in the integrated circuit design of the low power consumption. High performance, low power consumption has become integrated circuit design the pursuit of the goal. This paper introduces the CMOS integrated circ

Key words

Power analysis; Power estimation; Power optimization; Low power design technology

目录

摘要 ............................................................................................................................................ I Abstract ................................................................................................................................... II

第一章前言 (1)

第二章功耗的分析与估算 (2)

2.1 功耗的分析 (2)

2.1.1 功耗影响因素的分析 (3)

2.2 功耗估算 (3)

2.2.1 功耗估算方法 (4)

第三章低功耗设计方法 (6)

3.1 降低CMOS电路功耗的主要途径 (6)

3.1.1 降低跳变频率 (6)

3.1.2 减少负载电容 (6)

3.1.3 降低工作电压 (7)

3.1.4 降低工作频率 (7)

3.2 各层次功耗的优化方法 (8)

3.2.1 系统级优化技术 (8)

3.2.2 体级结构优化技术 (9)

3.2.3 寄存器传输级（RTL）优化技术 (9)

3.2.4 门级优化技术 (10)

3.2.5 晶体管级优化技术 (10)

结论 (11)

参考文献 (12)

致谢 ......................................................................................................... 错误！未定义书签。

第一章前言

集成电路产业是伴随着性能、面积和功耗等设计参数发展的。其中集成电路的功耗已经与芯片的面积、速度等因素一样，成为当今VLSI设计者的重要研究课题。根据美国半导体工业协会制订的2009年国际半导体技术发展指南，从2009到2019年，集成电路仍将按摩尔定律持续高速的发展。半导体技术的进步，一方面给IC设计者提供了更多的资源来实现高性能的芯片，可以在单个芯片上创造更复杂和更灵活的系统；另一方面，也带来了功耗不断增加的压力，使芯片设计过程变得越来越复杂，成本越来越高。功耗问题正日益变成制约集成电路系统实现的因素，已成为研究的热点。首先，随着个人计算设备（如：便携式计算机、多媒体声响产品等）和无线通讯系统的广泛应用与普及，人们迫切要求用低功耗的集成电路实现高速的运算和复杂的功能操作。因为，如果不采用低功耗设计技术，即便用目前最先进的可充电电池，结果不是电池寿命太短就是体积过于笨重。其次，减少高性能芯片的功耗，还可以节省由于芯片封装和冷却所需的费用，具有明显的经济效益。因此在这种新的技术背景下，如何实现低功耗的设计目标，将会促使IC设计进入一个更大的创新空间。所有的这些困难都将迫使设计者越来越多的关注功耗的准确评估方式以及芯片的低功耗设计。

目前，人们对集成电路功耗问题的研究，主要集中在两个方面：⑴功耗的分析与计算方法；⑵面向低功耗的设计技术。在芯片设计的早期阶段对功耗作出合理的分析和计算，就能在具体制造前对设计做出必要的修改，从而缩短设计的周期。功耗分析的另一目的是为研究功耗最小化方法提供基本的理论依据。实践表明，采用面向低功耗的设计技术，能有效的解决集成电路的功耗问题。但是，值得指出的是，要对具体电路的功耗做出快速而准确的计算，并不容易；开发一套有效的低功耗设计技术，同样是一项十分复杂的任务。这些工作基本上要借助于计算机辅助设计（CAD）工具才能完成。本文针对CMOS工艺，介绍集成电路功耗的组成与估算，并对该领域进一步的研究方向作出简述。