存储电路寄存器
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0 0 0 1 1 0 1 1
1* 不允许 置1 1 清0 0 Qn 保 持
约束条件：S· R=0。(不允许 出现 SD=RD=0 的情况) 8
三、SR锁存器的特点
１、有两个互补的输出端，有两个稳定状态。 ２、有复位（Q=0）、置位（Q=1）、保持原状态三种功能。
３、R（复位输入）端、S （置位输入）端可以是低电平有 效，也可以是高电平有效，取决于锁存器的结构。
第五章 半导体存储电路
5.1 5.2 5.3 5.4 5.5 概述 SR锁存器 触发器 寄存器 存储器
1
本章要求
1、了解各种半导体存储电路的结构，理解工作原理并掌握
使用方法。
2、SR锁存器、触发器、寄存器和存储器的工作特点。 3、不同触发器的逻辑功能及动作特点。 4、扩展存储器容量的方法。 5、用存储器设计组合逻辑电路的原理和方法。
12
5.3.1 电平触发的触发器
触发信号 —— 同步控制信号 / 时钟信号 ( 脉冲 )/ 时钟 / 使能控制信号（ CLK / CP /EN）
Q
Q
一、同步SR触发器
1. 电路结构 G1、G2 门构成SR锁存器， G3、G4 门构成输入控制电路。
G1 & SD
&
G2 RD
G3 &
S
&
G4 R
CLK
解：波形如 图5.2.3所示
图5.2.3
10
【问题】 锁存器的作用是什么？
开关 电路
SD’ 1 RD’ 2 Q Q’
11
实现了开关的稳 定切换---防抖。
5.3 触发器
（Flip-Flop） 触发器的特点： •在锁存器置1置0输入基础上增加一个触发信号输入端 ------时钟信号CLOCK (CLK/CP) •只有当触发信号CLK到来时，触发器的置1置0端才 起作用； •触发信号可作为多个触发器的同步控制信号/时钟。 按触发方式分：电平触发、 边沿触发、 脉冲触发。 按逻辑功能分：SR型、D型、JK型、T型等。
≥1
vO2 v I 1
Q = 1、Q = 0 ， 定义为 1 态； SD 、RD端是信号引入端。
脚标“D”表示直接输入。
≥1
vI1 0 SD 置1输入端 (置位端)
0
RD 置0输入端 (复位端)
电路中有反馈——门电路的输入端、输出端交叉耦合。
-----有记忆功能
5
2、工作原理 （1输入有效） 置1
0 1 0 0 0 Q
n
清0 保持
S D和QD的“1”信号同时消失后， Q * 不定 所以正常工作下，应遵 循S D RD 0的约束条件。
7
4. 逻辑框图
Q
S SD
Q
R
RD
“ 1” 输 入 有 效
二、由与非门组成的SR锁存器
Q
&
SD
Q
&
RD “0”输入有效
Q
S SD
Q
R RD
SD RD Qn+1 说 明
0 0 SD
1
0 1 SD
0
0 RD
Q-原态/初态，Q*-新态/次态
6
2、工作原理 （1输入有效）
不允许 Q Q 次态不定 Q Q 0 0
3、特性表
S D RD Q Q *
0 0 0 0 0 0 0 0 1 1 ≥1 ≥1 ≥1 ≥1 1 0 0 1 1 1 0 0 1.工作原理 1 0 1 1 RD R SD S D D 两个或非门接成反馈， 引出输入端用来置 0， 1 0 1 0 0 定义： Q 1, Q 0为“1”状态 4、简化特性表 Q 0, Q 1为“0”状态 0 1 1 0 n+ Q SD RD 1 说 明 RD为置0输入端， S D为置1输入端 ① 1 1 0 0 不允许 0* 1 1 ①/*：含义 表 1 1 1 0① 1 0 1 置1 2.根据工作原理得到真值
G3、G4 门封锁，触发器不起作用，输出保持原态。 CLK=0 时， CLK=1 时， G3、G4 门打开，触发器工作。
13
2. 工作原理（ “1” 触发有效）
G3、G4 门封锁，触发器不起作用，输出保持原态。 CLK=0 时，
CLK=1 时， G3、G4 门打开，触发器工作。 1 Q G1 & 0 G3 & 1 S 1 CLK & 0 R
Q 0
≥1 ≥1
3、特性表
清0
S D RD Q Q *
Q 1
1
≥1
Q
Q
≥1
0 1
1 SD Q 保 持Q
0 RD
原态 0 0 RD
0 SD Q 保 持 Q 原态 1
≥1
RD
1
≥1
0
≥1
≥1
0 0 1 1 0 0 1 1
0 0 0 0 1 1 1 1
0 1 0 1 Baidu Nhomakorabea 1 0 1
0 1 1 1 0 0 0① 0①
3
存储单元
5.1 概述
只读存储器（Read-Only Memory ROM）：掉电不 丢失数据，用于存放永久性的、不变的数据。
存储器
随机存储器（Random Access Memory RAM）：数据 易失，用于存放一些临时性的数据或中间结果、需要 经常改变的存储内容。 掩模ROM
ROM
可编程ROM：PROM 可擦除可编程ROM：EPROM 电抹可编程ROM: E2PROM
４、由于反馈线的存在，无论是复位还是置位，有效信号
只需要作用很短的一段时间，“一触即发”。
５、 具有记忆功能。
9
动作特点
S D 和RD 同时为0 Q , Q同为1
在任何时刻，输入都能直接改变输出的状态。
例5.2.1 已知 由与非门构 成的SR锁存 器输入端的 波形，试画 出输出端Q 和Q 的波形
2
5.1 概述
存储电路：在计算机或数字系统中存储数据。
存储单元：只能存储一位数据的电路。 存储电路 寄存器（Register）：存储一组数据的存储电路。 存储器（Memory）：存储大量数据的存储电路。 静态存储单元：锁存器和触发器，由门电路构成，不断 电则数据不丢失且工作速度快 动态存储单元：利用电容的电荷存储效应来存储数据。 要定期刷新保证数据不丢失，速度慢但结构简单。 寄存器：由一组触发器构成，N个触发器组成的寄存器可存储一组N位 的二值数据，各触发器输入输出都有引出脚与外电路相连可快速交换 数据。
RAM
静态RAM（ SRAM ）:静态存储单元 动态RAM（ DRAM ）：动态存储单元
4
5.2 SR锁存器
(Set-Reset Latch)
一、由或非门组成的SR锁存器
vO1 v I 1 Q 端、Q 端为两个互补的输出端 ； Q = 0、Q = 1 ， 定义为 0 态； 1.电路结构 Q Q
1* 不允许 置1 1 清0 0 Qn 保 持
约束条件：S· R=0。(不允许 出现 SD=RD=0 的情况) 8
三、SR锁存器的特点
１、有两个互补的输出端，有两个稳定状态。 ２、有复位（Q=0）、置位（Q=1）、保持原状态三种功能。
３、R（复位输入）端、S （置位输入）端可以是低电平有 效，也可以是高电平有效，取决于锁存器的结构。
第五章 半导体存储电路
5.1 5.2 5.3 5.4 5.5 概述 SR锁存器 触发器 寄存器 存储器
1
本章要求
1、了解各种半导体存储电路的结构，理解工作原理并掌握
使用方法。
2、SR锁存器、触发器、寄存器和存储器的工作特点。 3、不同触发器的逻辑功能及动作特点。 4、扩展存储器容量的方法。 5、用存储器设计组合逻辑电路的原理和方法。
12
5.3.1 电平触发的触发器
触发信号 —— 同步控制信号 / 时钟信号 ( 脉冲 )/ 时钟 / 使能控制信号（ CLK / CP /EN）
Q
Q
一、同步SR触发器
1. 电路结构 G1、G2 门构成SR锁存器， G3、G4 门构成输入控制电路。
G1 & SD
&
G2 RD
G3 &
S
&
G4 R
CLK
解：波形如 图5.2.3所示
图5.2.3
10
【问题】 锁存器的作用是什么？
开关 电路
SD’ 1 RD’ 2 Q Q’
11
实现了开关的稳 定切换---防抖。
5.3 触发器
（Flip-Flop） 触发器的特点： •在锁存器置1置0输入基础上增加一个触发信号输入端 ------时钟信号CLOCK (CLK/CP) •只有当触发信号CLK到来时，触发器的置1置0端才 起作用； •触发信号可作为多个触发器的同步控制信号/时钟。 按触发方式分：电平触发、 边沿触发、 脉冲触发。 按逻辑功能分：SR型、D型、JK型、T型等。
≥1
vO2 v I 1
Q = 1、Q = 0 ， 定义为 1 态； SD 、RD端是信号引入端。
脚标“D”表示直接输入。
≥1
vI1 0 SD 置1输入端 (置位端)
0
RD 置0输入端 (复位端)
电路中有反馈——门电路的输入端、输出端交叉耦合。
-----有记忆功能
5
2、工作原理 （1输入有效） 置1
0 1 0 0 0 Q
n
清0 保持
S D和QD的“1”信号同时消失后， Q * 不定 所以正常工作下，应遵 循S D RD 0的约束条件。
7
4. 逻辑框图
Q
S SD
Q
R
RD
“ 1” 输 入 有 效
二、由与非门组成的SR锁存器
Q
&
SD
Q
&
RD “0”输入有效
Q
S SD
Q
R RD
SD RD Qn+1 说 明
0 0 SD
1
0 1 SD
0
0 RD
Q-原态/初态，Q*-新态/次态
6
2、工作原理 （1输入有效）
不允许 Q Q 次态不定 Q Q 0 0
3、特性表
S D RD Q Q *
0 0 0 0 0 0 0 0 1 1 ≥1 ≥1 ≥1 ≥1 1 0 0 1 1 1 0 0 1.工作原理 1 0 1 1 RD R SD S D D 两个或非门接成反馈， 引出输入端用来置 0， 1 0 1 0 0 定义： Q 1, Q 0为“1”状态 4、简化特性表 Q 0, Q 1为“0”状态 0 1 1 0 n+ Q SD RD 1 说 明 RD为置0输入端， S D为置1输入端 ① 1 1 0 0 不允许 0* 1 1 ①/*：含义 表 1 1 1 0① 1 0 1 置1 2.根据工作原理得到真值
G3、G4 门封锁，触发器不起作用，输出保持原态。 CLK=0 时， CLK=1 时， G3、G4 门打开，触发器工作。
13
2. 工作原理（ “1” 触发有效）
G3、G4 门封锁，触发器不起作用，输出保持原态。 CLK=0 时，
CLK=1 时， G3、G4 门打开，触发器工作。 1 Q G1 & 0 G3 & 1 S 1 CLK & 0 R
Q 0
≥1 ≥1
3、特性表
清0
S D RD Q Q *
Q 1
1
≥1
Q
Q
≥1
0 1
1 SD Q 保 持Q
0 RD
原态 0 0 RD
0 SD Q 保 持 Q 原态 1
≥1
RD
1
≥1
0
≥1
≥1
0 0 1 1 0 0 1 1
0 0 0 0 1 1 1 1
0 1 0 1 Baidu Nhomakorabea 1 0 1
0 1 1 1 0 0 0① 0①
3
存储单元
5.1 概述
只读存储器（Read-Only Memory ROM）：掉电不 丢失数据，用于存放永久性的、不变的数据。
存储器
随机存储器（Random Access Memory RAM）：数据 易失，用于存放一些临时性的数据或中间结果、需要 经常改变的存储内容。 掩模ROM
ROM
可编程ROM：PROM 可擦除可编程ROM：EPROM 电抹可编程ROM: E2PROM
４、由于反馈线的存在，无论是复位还是置位，有效信号
只需要作用很短的一段时间，“一触即发”。
５、 具有记忆功能。
9
动作特点
S D 和RD 同时为0 Q , Q同为1
在任何时刻，输入都能直接改变输出的状态。
例5.2.1 已知 由与非门构 成的SR锁存 器输入端的 波形，试画 出输出端Q 和Q 的波形
2
5.1 概述
存储电路：在计算机或数字系统中存储数据。
存储单元：只能存储一位数据的电路。 存储电路 寄存器（Register）：存储一组数据的存储电路。 存储器（Memory）：存储大量数据的存储电路。 静态存储单元：锁存器和触发器，由门电路构成，不断 电则数据不丢失且工作速度快 动态存储单元：利用电容的电荷存储效应来存储数据。 要定期刷新保证数据不丢失，速度慢但结构简单。 寄存器：由一组触发器构成，N个触发器组成的寄存器可存储一组N位 的二值数据，各触发器输入输出都有引出脚与外电路相连可快速交换 数据。
RAM
静态RAM（ SRAM ）:静态存储单元 动态RAM（ DRAM ）：动态存储单元
4
5.2 SR锁存器
(Set-Reset Latch)
一、由或非门组成的SR锁存器
vO1 v I 1 Q 端、Q 端为两个互补的输出端 ； Q = 0、Q = 1 ， 定义为 0 态； 1.电路结构 Q Q