计数器型序列信号发生器

三、设计组合输出电路
若采用8输入数据选择器实现逻辑函数，则根据卡诺图所示， 将74161的QD、QC、QB 作用于数据选择器的地址输入端A2、 A1、A0，则选择器的数据输入端D0=D1=D3=D5=0， D2=D6=1，D4=QA，D7= 。
设计产生序列信号1101000101的计数型序列信号发生 器电路。要求用74161和8选1数据选择器实现。
二、计数型序列信号发生器的设计
计数型序列信号发生器是在计数器的基础上加ຫໍສະໝຸດ Baidu当的反馈 网络构成。要实现序列长度为M的序列信号发生器，其设 计步骤为：
1.根据序列码长度S，设计一个模S的计数器。 2.令计数器每一个状态输出符合序列信号要求。 3.根据计数器状态转换关系和序列信号要求设计输出组合
Q3Q2 Q1Q0 00 01 11 10
00 X X 0 0 01 X X 1 1 11 X 1 1 0 10 X 1 0 0
Q3Q2 Q1 00 01 11 10
0 X X Q0 Q0 1 X 1 Q0 0
将降维卡诺图与8选1 数据选择器卡诺图相 比较得出： D0~D3 = 1 D5 = 0 D4 ,D6 ,D7 = Q0 令：Q3Q2Q1=A3A2A1
逻辑电路图
1
CTT Q3 Q2 Q1 Q0 CO
CTP
74161
1
CR
CP D3 D2 D1 D0 LD
1 01 2
0 1
G0 3
2 MUX
3
Y
4
F
0110
05 6
7 EN
已知三相脉冲发生器的输出波形如下图所示，试用 74161和3-8译码器实现。
从题目给出的波形看出，该电路产生三组序列信号： Z1= 111000，Z2=011100，Z3=001110，其序列长度均为6。
一、首先用74160设计一个模六进制的加法计数器，然后 用3-8译码器产生三组所需要的序列。
状态转换表如下表：
二、根据真值表写出Z1、Z2、Z3的函数式为下式 ：
三、作出逻辑电路图
序列信号发生器
反馈移位型 序列信号发
生器
计数器型序列 信号发生器
组成与特点 设计
一、计数型序列信号发生器组成与特点

计数型序列信号发生器能产生多组序列信号,这是移
位型发生器所没有的功能。计数型序列信号发生器是由计
数器和组合电路两部分构成的，在组合电路输出序列码。
序列的长度S就是计数器的模数。
设计步骤： 一、先用74161反馈置数法设计M10计数器。 二、令计数器每一个状态与一位序列信号相对应。 三、设计组合输出电路。
列真值表，画出实现F的卡诺图。
Q3 Q2 Q1 Q0 F 0 1 10 0 1 11 1 0 00 1 0 00 1 0 10 1 0 11 1 1 00 1 1 01 1 1 10 1 1 11
网络。
例5.3.1 设计一个产生110001001110序列码的计数器型 序列码发生器。
一、设计计数器
因序列长度S=12，可选用74161设计一个模12计数器，采 用同步预置法设计M12计数器，有效状态为 QDQCQBQA=0100～1111。
二、令计数器每一个状态与一位序列信号相对应 可列出真值表、对应Z输出的卡诺图。