计算机组成原理-第5章 中央处理器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
保证实现指令的全部功能。
6
2、CPU的基本组成
• 指令译码器ID(Instruction Decoder)
➢ 暂存在指令寄存器中的指令只有在其操作码部分经译码后 才能识别出是一条什么样的指令。
➢ 译码器经过对指令进行分析和解释，产生相应的控制信号 提供给时序控制信号形成部件。
• 机器周期、工作节拍、脉冲及启停控制线路
29
5条典型指令构成的简单程序
020 CLA 021 ADD 30 022 STA 40 023 NOP 024 JMP 21
… 030 000 006
… 040 存和数
；累加器清0 ；（AC）+（30）→AC ；（AC）→(40) ； 空操作 ； 21 → PC
; 数据
; 数据
30
5.2.2 CLA指令的指令周期
一个CPU周期
开始
取指令 PC+1
对指令 译码
取指令阶段
一个CPU周期 执行指令 执行指令阶段
取下条指 令PC+1
31
CPU
状态条件寄存器
程序计数器PC 000 0201
000 020 地址寄存器AR
地址总线ABUS
取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
3. 程序计数器（PC）
确定下一条指令的地址
4. 地址寄存器（AR）
保存当前CPU所访问的内存单元的地址
5. 累加寄存器（AC）
最常使用的一个通用寄存器
6. 状态条件寄存器（PSW）
保存由算术和逻辑指令的结果建立的各种条件码
10
4、操作控制器和时序产生器
❖ 时序产生器：提供定时和时序信号
11
12
地址总线ABUS
执行CLA指令
算术逻辑单元
ALU
源自文库取指
执行
控制
控制
时钟
操作控制器
状态
时序产生器
反馈
累加器AC 000 000 c
+1
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
返回 40
第五章 小结
❖ RISC中，由于流水执行，大部分指令在一个机器周期完成。 时序信号产生器提供CPU周期（也称机器周期）所需的时序 信号。操作控制器利用这些时序信号进行定时，有条不紊地 取出一条指令并执行这条指令。
❖ 微程序设计技术是利用软件方法设计操作控制器的一门技术， 具有规整性、灵活性、可维护性等一系列优点，因而在计算 机设计中得到了广泛应用。但是随着ULSI技术的发展和对机 器速度的要求，硬连线逻辑设计思想又得到了重视。
数据总线DBUS
33
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
34
取出并执行ADD指令
CPU
状态条件寄存器
程序计数器PC 000 0212
000000002310 地址寄存器AR
30 000 006
40 000 006
JMP 21
c
JMP 21
c
缓冲寄存器DR
指令寄存器 IR
数据总线DBUS
39
第五章小结
❖ CPU是计算机的中央处理部件，具有指令控制、操作控制、 时间控制、数据加工等基本功能。早期的CPU由运算器和控 制器两大部分组成。随着高密度集成电路技术的发展，当今的 CPU芯片变成运算器、cache和控制器三大部分，其中还包括 浮点运算器、存储管理部件等。
LOGO
第五章 中央处理器
返回
1
第五章 中央处理器
5.1 CPU功能和组成 5.2 指令周期 5.3 时序产生器 5.4 微程序控制器及其设计 5.5 硬布线控制器及其设计 5.6 传统CPU 5.7 流水CPU 5.8 RISC的CPU 5.9 多媒体CPU
2
5.1 CPU的功能和组成
1、CPU的功能
状态条件寄存器
程序计数器PC 000 02451 000000002241
地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC 000 006
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
➢ 顺序执行时，每执行一条指令，PC的值应加1 ➢ 要改变程序执行顺序的情况时，一般由转移类指令将转移目标地
址送往PC ，可实现程序的转移。
• 指令寄存器IR(Instruction Register)
➢ 指令寄存器用来存放从存储器中取出的待执行的指令。 ➢ 在执行该指令的过程中，指令寄存器的内容不允许发生变化，以
➢ 根据指令的不同寻址方式，用来形成操作数的有效地址 ➢ 功能就是指令流出的控制，实质上就是对取指令的控制。 ➢ 指令分析与执行的控制，对指令流中的每条指令进行分析
解释，根据指令的操作性质和寻址方式形成操作数的地址， 然后根据该操作数的地址找到相应的存储单元，并从中取 出指令执行过程中要用到的操作数，最后还要形成相应的 操作控制信号序列，通过运算器、存储器及输入／输出设 备的动作，来实现这条指令的功能。 ➢ 指令流向的控制，指令流向的控制即下条指令地址的形成 控制。 ➢ 数据缓冲器、状态条件寄存器
▪ ALU ▪ 累加器 ▪ 暂存器
5
2、CPU的基本组成
（3）控制器
控制器组成：程序计数器、指令寄存器、数据缓冲器、地址寄存
器、通用寄存器、状态寄存器、时序发生器、指令译码器、总线（数据 通路）
• 程序计数器PC(Programming Counter)
➢ 用来存放正在执行的指令的地址或接着将要执行的下一条指令的 地址。
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006
40 000 006
STA 40
c
00S0TA006
c
缓冲寄存器DR
指令寄存 器IR
数据总线DBUS
37
5.2.5 NOP指令和JMP指令的指令周 期
38
取出并执行JMP指令
①⑤③操OOC作C送送控出出制控控器②制制（O信信OC号C号送，），出将送打控D出开制R控信A中制L号的U信到输数号A出据到L三1U0通，态打用指门入寄定，到存A将目器LA标U，L做寄U选传输存择送出器R操送R10（作到，1；数R0）据0的作总内源线容寄D由B存U器S上，。 选0注0择变意④R为，1O任00C。何送5至时.出2此候.控2，MD制BOM信UVOS指号V上指令，只令的将能执指D有B行令U一结周S个上束期数的。-执据数行。据打入到数据缓冲寄存器DR（10）；21
❖ CPU中至少要有如下六类寄存器：指令寄存器、程序计数器、 地址寄存器、数据缓冲寄存器、通用寄存器、状态条件寄存器。 CPU从存储器取出一条指令并执行这条指令的时间和称为指 令周期。CISC中，由于各种指令的操作功能不同，各种指令 的指令周期是不尽相同的。划分指令周期，是设计操作控制器 的重要依据。
5.2指令周期
5.2.1 指令周期的基本概念 5.2.2 典型指令的指令周期 5.2.3 用方框图语言表示指令周期
13
5.2 指令周期
14
5.2.1 指令周期的基本概念
❖ 概念
▪ 指令周期：指取指令、分析指令到执行完该指令所需的全部时间。 • 各种指令的指令周期相同吗？为什么？
▪ 机器周期通常又称CPU周期， • 通常把一条指令周期划分为若干个机器周期，每个机器周期完 成一个基本操作。 • 主存的工作周期(存取周期)为基础来规定CPU周期，比如，可 以用CPU读取一个指令字的最短时间来规定CPU周期 • 不同的指令，可能包含不同数目的机器周期。 • 一个机器周期中，包含若干个机器周期（节拍脉冲或T脉冲）。 • CPU周期规定，不同的计算机中规定不同
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
32
CPU
状态条件寄存器
程序计数器PC 000 021
000 020 地址寄存器AR
➢ 由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉 冲
• 时序控制信号形成部件
➢ 时序控制信号形成部件又称微操作信号发生器，真正控制 各部件工作的微操作信号是由指令部件提供的操作信号、 时序部件提供的时序信号、被控制功能部件所反馈的状态 及条件综合形成的。
7
2、CPU的基本组成
• 地址形成部件
8
3、CPU中的主要寄存器
▪ DR缓冲寄存器/地址寄存器AR
指令
AC
数据
DR
• 中转站 • 补偿速度差别
▪ IR指令寄存器 ▪ PC程序计数器
指令 数据
内存 或I/O
9
3 CPU中的主要寄存器
1. 数据缓冲寄存器（DR）
暂时存放由内存读出或写入的指令或数据字
2. 指令寄存器（IR）
保存当前正在执行的一条指令
地址总线ABUS
算术逻辑单元
0A+6L=U6
累加器AC 000 006
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
ADD
0A0D0 D006
c
缓冲寄存器DR
数据总线DBUS
30
c
指令寄存器 IR
35
5.2.4 STA指令的指令周期
36
取出并执行STA指令
CPU
状态条件寄存器
程序计数器PC 000 0223
000000002420 地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC 000 006
+1
取指 控制
执行 控制
操作控制器
时序产生器
时钟
❖ 硬连线控制器的基本思想是：某一微操作控制信号是指令操 作码译码输出、时序信号和状态条件信号的逻辑函数，即用 布尔代数写出逻辑表达式，然后用门电路、触发器等器件实 现。
返回 41
取指令 操作控制、时间控制 执行指令
▪ 指令控制（程序的顺序控制） ▪ 操作控制（一条指令有若干操作信号实现） ▪ 时间控制（指令各个操作实施时间的定时） ▪ 数据加工（算术运算和逻辑运算）
3
2、CPU的基本组成
RD/WR
LDDR
LDIR
PC+1
LDPC LDAR
4
2、CPU的基本组成
（1）中央处理器CPU=运算器+控制器 （2）运算器
16
5.2.1 指令周期的基本概念
相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
17
5.2.2 指令周期
下面我们用一个模型机来介绍指令周期概念
▪ 主要包括：取指（令）周期、（指令）执行周期 ▪ 执行过程：框架原理
18
5.2.2 MOV指令的指令周期
❖ 取指周期 ❖ 执行周期
19
5.2.2 MOV指令的指令周期-取指
WR/RD
②④PC程的序内③计容从⑤ ⑥数被1器①0指C放1P内令到号程U容寄指地识序加存令址别计1器地读出数，中址出是器变的总MP成CO操线M1中VO0作A指2装VB码，指令U入（为S令，第（O取通至一PI下）过此条一上指，指条，令取令指对总指地令指线周址做存I期B1好进0U即1S准行（告装备译八结入；码进束指，制。令并）寄启；存动器读IR命；令20；
5.2.3 LAD指令的指令周期
❖ 取指周期 ❖ 执行周期
22
5.2.3 LAD指令的指令周期
23
5.2.5 ADD指令的指令周期
24
5.2.5ADD指令的指令周期
25
5.2.5 STO指令的指令周期
26
5.2.5STO指令的指令周期
27
5.2.6 JMP指令的指令周期
28
5.2.6JMP指令的指令周期
15
5.2.1 指令周期的基本概念
▪ 时钟周期
• 在一个机器周期内，要完成若干个微操作。这些微操作 有的可以同时执行，有的需要按先后次序串行执行。因 而需要把一个机器周期分为若干个相等的时间段，每一 个时间段称为一个节拍。节拍常用具有一定宽度的电位
• 节拍的宽度取决于CPU完成一次基本的微操作的时间， 如：ALU完成一次正确的运算，寄存器间的一次数据传 送等。
6
2、CPU的基本组成
• 指令译码器ID(Instruction Decoder)
➢ 暂存在指令寄存器中的指令只有在其操作码部分经译码后 才能识别出是一条什么样的指令。
➢ 译码器经过对指令进行分析和解释，产生相应的控制信号 提供给时序控制信号形成部件。
• 机器周期、工作节拍、脉冲及启停控制线路
29
5条典型指令构成的简单程序
020 CLA 021 ADD 30 022 STA 40 023 NOP 024 JMP 21
… 030 000 006
… 040 存和数
；累加器清0 ；（AC）+（30）→AC ；（AC）→(40) ； 空操作 ； 21 → PC
; 数据
; 数据
30
5.2.2 CLA指令的指令周期
一个CPU周期
开始
取指令 PC+1
对指令 译码
取指令阶段
一个CPU周期 执行指令 执行指令阶段
取下条指 令PC+1
31
CPU
状态条件寄存器
程序计数器PC 000 0201
000 020 地址寄存器AR
地址总线ABUS
取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
3. 程序计数器（PC）
确定下一条指令的地址
4. 地址寄存器（AR）
保存当前CPU所访问的内存单元的地址
5. 累加寄存器（AC）
最常使用的一个通用寄存器
6. 状态条件寄存器（PSW）
保存由算术和逻辑指令的结果建立的各种条件码
10
4、操作控制器和时序产生器
❖ 时序产生器：提供定时和时序信号
11
12
地址总线ABUS
执行CLA指令
算术逻辑单元
ALU
源自文库取指
执行
控制
控制
时钟
操作控制器
状态
时序产生器
反馈
累加器AC 000 000 c
+1
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
返回 40
第五章 小结
❖ RISC中，由于流水执行，大部分指令在一个机器周期完成。 时序信号产生器提供CPU周期（也称机器周期）所需的时序 信号。操作控制器利用这些时序信号进行定时，有条不紊地 取出一条指令并执行这条指令。
❖ 微程序设计技术是利用软件方法设计操作控制器的一门技术， 具有规整性、灵活性、可维护性等一系列优点，因而在计算 机设计中得到了广泛应用。但是随着ULSI技术的发展和对机 器速度的要求，硬连线逻辑设计思想又得到了重视。
数据总线DBUS
33
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
34
取出并执行ADD指令
CPU
状态条件寄存器
程序计数器PC 000 0212
000000002310 地址寄存器AR
30 000 006
40 000 006
JMP 21
c
JMP 21
c
缓冲寄存器DR
指令寄存器 IR
数据总线DBUS
39
第五章小结
❖ CPU是计算机的中央处理部件，具有指令控制、操作控制、 时间控制、数据加工等基本功能。早期的CPU由运算器和控 制器两大部分组成。随着高密度集成电路技术的发展，当今的 CPU芯片变成运算器、cache和控制器三大部分，其中还包括 浮点运算器、存储管理部件等。
LOGO
第五章 中央处理器
返回
1
第五章 中央处理器
5.1 CPU功能和组成 5.2 指令周期 5.3 时序产生器 5.4 微程序控制器及其设计 5.5 硬布线控制器及其设计 5.6 传统CPU 5.7 流水CPU 5.8 RISC的CPU 5.9 多媒体CPU
2
5.1 CPU的功能和组成
1、CPU的功能
状态条件寄存器
程序计数器PC 000 02451 000000002241
地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC 000 006
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
➢ 顺序执行时，每执行一条指令，PC的值应加1 ➢ 要改变程序执行顺序的情况时，一般由转移类指令将转移目标地
址送往PC ，可实现程序的转移。
• 指令寄存器IR(Instruction Register)
➢ 指令寄存器用来存放从存储器中取出的待执行的指令。 ➢ 在执行该指令的过程中，指令寄存器的内容不允许发生变化，以
➢ 根据指令的不同寻址方式，用来形成操作数的有效地址 ➢ 功能就是指令流出的控制，实质上就是对取指令的控制。 ➢ 指令分析与执行的控制，对指令流中的每条指令进行分析
解释，根据指令的操作性质和寻址方式形成操作数的地址， 然后根据该操作数的地址找到相应的存储单元，并从中取 出指令执行过程中要用到的操作数，最后还要形成相应的 操作控制信号序列，通过运算器、存储器及输入／输出设 备的动作，来实现这条指令的功能。 ➢ 指令流向的控制，指令流向的控制即下条指令地址的形成 控制。 ➢ 数据缓冲器、状态条件寄存器
▪ ALU ▪ 累加器 ▪ 暂存器
5
2、CPU的基本组成
（3）控制器
控制器组成：程序计数器、指令寄存器、数据缓冲器、地址寄存
器、通用寄存器、状态寄存器、时序发生器、指令译码器、总线（数据 通路）
• 程序计数器PC(Programming Counter)
➢ 用来存放正在执行的指令的地址或接着将要执行的下一条指令的 地址。
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006
40 000 006
STA 40
c
00S0TA006
c
缓冲寄存器DR
指令寄存 器IR
数据总线DBUS
37
5.2.5 NOP指令和JMP指令的指令周 期
38
取出并执行JMP指令
①⑤③操OOC作C送送控出出制控控器②制制（O信信OC号C号送，），出将送打控D出开制R控信A中制L号的U信到输数号A出据到L三1U0通，态打用指门入寄定，到存A将目器LA标U，L做寄U选传输存择送出器R操送R10（作到，1；数R0）据0的作总内源线容寄D由B存U器S上，。 选0注0择变意④R为，1O任00C。何送5至时.出2此候.控2，MD制BOM信UVOS指号V上指令，只令的将能执指D有B行令U一结周S个上束期数的。-执据数行。据打入到数据缓冲寄存器DR（10）；21
❖ CPU中至少要有如下六类寄存器：指令寄存器、程序计数器、 地址寄存器、数据缓冲寄存器、通用寄存器、状态条件寄存器。 CPU从存储器取出一条指令并执行这条指令的时间和称为指 令周期。CISC中，由于各种指令的操作功能不同，各种指令 的指令周期是不尽相同的。划分指令周期，是设计操作控制器 的重要依据。
5.2指令周期
5.2.1 指令周期的基本概念 5.2.2 典型指令的指令周期 5.2.3 用方框图语言表示指令周期
13
5.2 指令周期
14
5.2.1 指令周期的基本概念
❖ 概念
▪ 指令周期：指取指令、分析指令到执行完该指令所需的全部时间。 • 各种指令的指令周期相同吗？为什么？
▪ 机器周期通常又称CPU周期， • 通常把一条指令周期划分为若干个机器周期，每个机器周期完 成一个基本操作。 • 主存的工作周期(存取周期)为基础来规定CPU周期，比如，可 以用CPU读取一个指令字的最短时间来规定CPU周期 • 不同的指令，可能包含不同数目的机器周期。 • 一个机器周期中，包含若干个机器周期（节拍脉冲或T脉冲）。 • CPU周期规定，不同的计算机中规定不同
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
32
CPU
状态条件寄存器
程序计数器PC 000 021
000 020 地址寄存器AR
➢ 由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉 冲
• 时序控制信号形成部件
➢ 时序控制信号形成部件又称微操作信号发生器，真正控制 各部件工作的微操作信号是由指令部件提供的操作信号、 时序部件提供的时序信号、被控制功能部件所反馈的状态 及条件综合形成的。
7
2、CPU的基本组成
• 地址形成部件
8
3、CPU中的主要寄存器
▪ DR缓冲寄存器/地址寄存器AR
指令
AC
数据
DR
• 中转站 • 补偿速度差别
▪ IR指令寄存器 ▪ PC程序计数器
指令 数据
内存 或I/O
9
3 CPU中的主要寄存器
1. 数据缓冲寄存器（DR）
暂时存放由内存读出或写入的指令或数据字
2. 指令寄存器（IR）
保存当前正在执行的一条指令
地址总线ABUS
算术逻辑单元
0A+6L=U6
累加器AC 000 006
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
ADD
0A0D0 D006
c
缓冲寄存器DR
数据总线DBUS
30
c
指令寄存器 IR
35
5.2.4 STA指令的指令周期
36
取出并执行STA指令
CPU
状态条件寄存器
程序计数器PC 000 0223
000000002420 地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC 000 006
+1
取指 控制
执行 控制
操作控制器
时序产生器
时钟
❖ 硬连线控制器的基本思想是：某一微操作控制信号是指令操 作码译码输出、时序信号和状态条件信号的逻辑函数，即用 布尔代数写出逻辑表达式，然后用门电路、触发器等器件实 现。
返回 41
取指令 操作控制、时间控制 执行指令
▪ 指令控制（程序的顺序控制） ▪ 操作控制（一条指令有若干操作信号实现） ▪ 时间控制（指令各个操作实施时间的定时） ▪ 数据加工（算术运算和逻辑运算）
3
2、CPU的基本组成
RD/WR
LDDR
LDIR
PC+1
LDPC LDAR
4
2、CPU的基本组成
（1）中央处理器CPU=运算器+控制器 （2）运算器
16
5.2.1 指令周期的基本概念
相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
17
5.2.2 指令周期
下面我们用一个模型机来介绍指令周期概念
▪ 主要包括：取指（令）周期、（指令）执行周期 ▪ 执行过程：框架原理
18
5.2.2 MOV指令的指令周期
❖ 取指周期 ❖ 执行周期
19
5.2.2 MOV指令的指令周期-取指
WR/RD
②④PC程的序内③计容从⑤ ⑥数被1器①0指C放1P内令到号程U容寄指地识序加存令址别计1器地读出数，中址出是器变的总MP成CO操线M1中VO0作A指2装VB码，指令U入（为S令，第（O取通至一PI下）过此条一上指，指条，令取令指对总指地令指线周址做存I期B1好进0U即1S准行（告装备译八结入；码进束指，制。令并）寄启；存动器读IR命；令20；
5.2.3 LAD指令的指令周期
❖ 取指周期 ❖ 执行周期
22
5.2.3 LAD指令的指令周期
23
5.2.5 ADD指令的指令周期
24
5.2.5ADD指令的指令周期
25
5.2.5 STO指令的指令周期
26
5.2.5STO指令的指令周期
27
5.2.6 JMP指令的指令周期
28
5.2.6JMP指令的指令周期
15
5.2.1 指令周期的基本概念
▪ 时钟周期
• 在一个机器周期内，要完成若干个微操作。这些微操作 有的可以同时执行，有的需要按先后次序串行执行。因 而需要把一个机器周期分为若干个相等的时间段，每一 个时间段称为一个节拍。节拍常用具有一定宽度的电位
• 节拍的宽度取决于CPU完成一次基本的微操作的时间， 如：ALU完成一次正确的运算，寄存器间的一次数据传 送等。