ARINC429总线接口电路设计及仿真

ARINC429总线接口电路设计及仿真

【摘要】本文简要地介绍了ARINC429总线传输规范及数据特性，并对某型发射装置外场测试设备中的ARINC429总线接口的结构和功能进行了分析，然后利用VHDL语言对其逻辑功能进行了描述，最后借助于XILINX Spantan-3 FPGA进行了逻辑功能仿真验证。

【关键词】ARINC429；FPGA；VHDL

0 引言

ARINC429总线是目前在航空电子领域内广泛应用的一种数字信息传输标准，随着数字化传输技术的不断发展，其应用范围愈加广泛。同样ARINC429总线在导弹发射装置及其测试设备中也得到了广泛地应用，本文研究一种利用FPGA并借助于VHDL语言来实现某外场测试设备中ARINC429总线接口数字部分的设计方案，它克服了传统的ARINC429接口芯片固有的缺点，使系统的综合性能得到了明显的改善和提高。

1 ARINC 429总线简介[1]

ARINC429总线是一种数字信息传输标准，它采用双极性归零码进行数据调制，并通过一对双绞屏蔽线进行反相传输，因此具有很强的抗干扰能力。

一个ARINC429数字信息字由32个码位组成，共分为五段，其字格式如表1所示。

表1 ARINC429数字字格式

ARINC429的32位数据字采用双极性归零方式进行调制，然后以脉冲形式进行发。发送的脉冲电平有三种：高电平（+10V）、0电平（0V）以及低电平（-10V），分别对应于逻辑1、发送时钟脉冲和逻辑0，并且高低电平只在每一个发送时钟周期的前一半有效，在后一半周期，电位回到0电平，以保持发送信息与时钟的同步。ARINC429总线以单向串行方式传输数字信息，其传输速率分为100kbps （高速）和12.5kbps（低速）两种，可以通过相应的控制位来实现高低传输速率的选择，但两者不得在同一总线中混用。

2 基于FPGA的实现方案

基于FPGA的ARINC429总线接口设计采用了数字系统设计中广泛应用的“自顶向下”的设计方法，首先从总体上对系统进行功能、层次的分解，然后对各子系统和模块进行基于VHDL语言的详细设计，最后在进行逻辑功能仿真和综合时序仿真的基础上进行了系统集成。

2.1 逻辑功能分析及结构设计

429总线接口电路的主要功能是在429信号及相关外设之间起到桥梁作用，它既能接收双极归零制的429信号并将其转换为数字信号送入计算机或其它设备，又可将计算机或其它设备发出的数字信号转换为429信号输出。由于各设备之间在处理速度、信号类型等方面存在差异，为了确保总线数据信息传输的正确性，ARINC429总线接口电路应具备以下功能[2]：

1）电平转换。ARINC429两路双极性归零码的差分电压为±10V，与TTL电平（TTL‘0’和TTL‘1’）不匹配，因此需要借助于接口电路来实现两者之间的相互转换；

2）数据缓冲及暂存。为了保证在处理速度上存在差异的设备之间数据传输的完整性，需要对接收和发送的数据进行缓冲和暂存；

3）数据格式转化。ARINC429数据与CPU处理的数据之间需进行必要的格式转换；

4）自检测及校验。主要指发送数据的自检测、数据的奇偶检验和源/目的地识别码校验；

5）生成信息传输同步时钟信号，并可以进行信息传输速率的选择。

为了完成上述功能，ARINC429总线接口电路应主要包括以下五个组成部分：命令控制字寄存器、接收器、发送器、时钟发生器以及调制解调器，ARINC429总线接口组成结构见图1。除由模拟电路来实现的调制解调器外，其余四部分均可由FPGA来实现，也即本文的研究重点。

本接口电路的总体性能指标为：双收单发；字长为固定的32位；100kbps 和50kbps两种可选传输速率；实时接收和数据块（14个ARINC429字）整体发送。

图1 ARINC429接口电路组成结构

2.2 功能单元设计

1）控制字寄存器

ARINC429接口电路的工作模式（比如数据传输速率高低、奇偶校验、格式字长等）需要通过外加控制信号实现。为了降低接口电路外围引脚数量，在接口电路内部使用一个控制字寄存器CWREG来实现工作模式的配置。在控制信号CWSTR的上升沿，数据线上有效位（BD9-BD0）被锁存到控制字寄存器。

2）接收器

接收器的功能是将ARINC429数据经过解调生成的两路串行输入数据AXin、BXin（分别对应于TTL’1’和TTL’0’，X=1，2）进行相应的格式转换，并进行奇偶检验和源/目的地识别码校验，最后生成32位并行ARINC429数据字，通过16位数据总线供外部CPU读取。接收器在结构组成上主要包括五个部分：信号选择模块、字间隔检测模块、串并转化模块、数据字有效判别模块及数据读取模块。

3）发送器

发送器的作用是将通过16位双向数据总线加载的待发送的32位并行数据字进行并串转换，形成两路反相的串行数据Aout和Bout（分别对应于TTL‘1’和TTL‘0’）。这两路输出信号一方面作为调制电路的输入信号；另一方面可以作为自检信号用，在SLFTST信号有效时两路输出信号作为接收器的的输入信号。发送器在结构主要由五部分组成：数据锁存模块、奇偶校验模块、FIFO数据存储器（14×32位）、字间隔产生模块、数据并串转换模块。

4）时钟发生器

由于ARINC429总线通常的两种传输速率为：100kbps和12.5kbps，其中100kbps较为常用，而某型发射装置外场测试仪中的数据传输速率为50kbps，为了兼顾通用性和专用性的要求，在实际设计时取100kbps为高速，50kbps为低速。因此发送时钟txclk为100KHz和50KHz，采用10倍频作为接收时钟rcvclk，则高低速率接收时钟频率分别为1MHz和500KHz。这里取外部时钟clk为8MHz，通过对clk进行8分频即可得到高速率时的接收时钟rcvclk，再对rcvclk进行10分频即可得到高速率时的发送时钟txclk。低速时也可按此办法计算分频比例，从而得到发送时钟和接收时钟。高低速率的选择通过CWREG中TXSEL和RCVSEL来选择。5）调制解调电路

解调电路由电压比较器来实现，它通过将ARINC429两路反相信号（429A 和429B）与基准电压比较，实现429电平到TTL电平的转换。调制电路由差动运放器来实现，发送器的输出数据Aout和Bout通过差动运放转换成ARINC429数据格式。

3 功能仿真

该ARINC429接口电路采用XILINX Spantan-3系列芯片xc3s400来实现数据的接收和发送功能，该芯片集成了400k个门电路，存储器单元为344k（其中分散的存储器位为56k，块存储器位为288k），用户可支配的I/O数高达264个[3]。

利用XILINX公司提供的FPGA集成开发环境ISE对设计进行了逻辑设计和功能仿真。由于是进行逻辑功能仿真，主要目的是验证逻辑设计的正确性，因此在仿真时将数据字长度降低为8位，同时双向数据线相应地降为4位，字间隔为