低相噪锁相介质振荡器研究

Abstract: The low phase noise locking phase oscillator with the dielectric resonator was studied for the requirement of low phase noise The theory of reducing phase noise was ascertained by the DRO and sampling phase lacked teckniques after studying the concept of the phase noise in detail, then the DRO and the sampling phase locked circuit were designed A co simulation of HFSS and ADS was used in the design of DRO and had a good effect on CDA A 17 GHz locking phase oscillator with the dielectric resonator was developed. The measured results show that the output power is 13 1 dBm, the spurious rejection radio is > 70 dB, the harmonious reject ion radio is > 25 dB, and the phase noises are - 105 dBc/ Hz@ 1 kHz, - 106 dBc/ Hz@ 10 kHz, - 111 dBc/ Hz@ 100 kHz, - 129 dBc/ Hz@ 1 MHz Key words: phase noise; DRO; sampling phase locked loop; co simulation; CAD EEACC: 1230B
2 1 2 介质振荡器实际电路设计及实物研制 实际设计电路时 , 加入电调谐电路 , 利用变容 管通过与之相连的微带线和介质谐振器的耦合改变 电路的调谐。实际电路调试时 , 所选介质高度略高 于仿真结果 ( 本文设计频率 17 GHz, r 为 1 49 mm, h 为 1 49 mm) , 以 便进行频率调试。最终所 得振 荡器 相 位 噪 声 指 标 为 - 107 dBc/ Hz @ 100 kHz, - 128 dBc/ Hz@ 1 MHz。 1128 半导体技术第 35 卷第 11 期
2
2 1
锁相介质振荡器的设计
介质振荡器的设计 一个基本的振荡器包括三个关键部分, 即放大
f / GHz ( b) 优化后的散射参数曲线
电路、反馈网络和选频网络, 本文采用高 Q 介质 作为反馈网络和谐振回路 , 所研制介质振荡器采用 并联反馈电路形式, 如图 1 所示 [ 3] 。
图 2 HFSS 仿真模型及优 化后的散射参数曲线 Fig 2 Model simulated in HFSS and the optimized scattering parameters curve
2 1 1 介质振荡器的计算机辅助设计 本文采用 HFSS 与 ADS 软件进行三维、二维电 路联合仿真, 先由 HFSS 仿真优化介质谐振器的并 联反馈结构, 将散射参数导出 ; 然后将散射参数导 入 ADS 软件中 , 进行振荡器电路仿真 ; 最 终根据
N ovember 2010 图 3 介质振荡器 ADS 仿真的电路拓扑 Fig 3 DRO circuit simulated in ADS
3
研制结果分析
基于以上设计研制出17 GHz 锁相介质振荡器,
测试 结 果 : 输 出 功 率 13 1 dBm; 杂 波 抑 制 大 于 70 dB; 谐波抑制大于25 dB; 相位噪声 - 105 dBc/ Hz @ 1kHz, - 106 dBc/ Hz@ 10kHz, - 111 dBc/ Hz @ 100 kHz, - 129 dBc/ Hz@ 1 MHz。相位噪声测试曲线 如图 7 所示。 从以上结果来看, 所研制微波源已经实现了较
2( m
f0 2 ) S (f m) 2Q L
2010 年 11 月
宋学峰
等 : 低相噪锁相介 质振荡器研究
式中 S
(f m) 和 S
( f m ) 分别为放大器输入端
仿真优化, 完成介质谐振器的设计, 并引导实际电 路的调试研制。 HFSS 软件下建立的仿真模型以及经过优化后 散射参数曲线如图 2 所示, 模型中谐振器经石英垫 片放置于氧化铝陶瓷基片上。其优化主要考虑三方 面 , 即介质谐振器的尺寸所确定的谐振频率、外腔 体尺寸对其谐 振的影响以及微带线与 谐振器的距 离、石英垫片的厚度对谐振器有载 Q 值及谐振模 式的影响。从仿真结果来看 , 介质谐振器的品质因 数很高 , 即具有很好的选频特性。
( a) 功率曲线图
图 5 取样锁相源原理框图 Fig 5 Schematic diagram of sampling phase locked source
由于取样锁相同步带通常大于捕捉带 , 在加电瞬间 通常难以实现可靠锁定 , 因此需加入扩捕电路组成 滤波环路。本文采用文氏桥振荡电路作为扩捕扫描 电路 , 如图 6 所示。R6 和 C1 路与运放组成一阶有 源比例积分滤波器, 按照二阶环路的分析方法 ( ∀ = 0 707) 确定元件。其余部分组成文氏桥振荡电
( b) 输出电压时序图
路 , 根据电调电压范围以及正弦波振荡的幅值相位 条件确定元件值。
( c) 相位噪声图
图 4 介质振荡器的仿真优化结果 Fig 4 Simulated result of DRO in ADS
图 6 取样锁 相环路 Fig 6 Sampling phase locked loop
微波源的相位噪声是指各种随机噪声所造成的 频率或相位起伏 , 表征频率源的短期频率稳定度, 以 - dBc/ Hz@ 10 kHz ( 或 MHz 等) 为单位。 1 1 振荡器的相位噪声分析 [ 1] 采用 Leeson 模型得出振 荡器的相位噪 声功率 谱密度为 S ( f m) = 1+ 1 f
2010 年 11 月
宋学峰
等 : 低相噪锁相介 质振荡器研究
信、电子对抗、制导和测量等方面的需求。从设计 过程来看, 计算机软件的仿真对电路设计及实物调 试都有很好的指导意义。 参考文献:
[ 1] 白居宪 低噪 声频 率 合 成 [ M] 西安 : 西安 交 通大 学 , 1994. [ 2] 连汉雄 微波锁相振荡源 [ M ] 北京 : 人民邮电 出版社 , 1982. [ 3] 费 元春 , 陈世伟 微波固态频率源理论、 设计、 应用 [ M] 北 京 : 国防工业出版社 , 1994. ( 收稿日期 : 2010- 05- 05) 作者简介 :
集成电路设计与开发 Design and Development of IC doi: 10 3969/ j issn 1003- 353x 2010 11 019
低相噪锁相介质振荡器研究
宋学峰, 何庆国
( 中国电子科技集团公司 第十三研究所, 石家庄 050051) 摘要: 针对高的相位噪声指标要求 , 对取样锁相介质振荡器进行了研究。 通过相位噪声分 析, 明晰了采用介质振荡器与取样锁相技术降低相位噪声的机理, 并分别对介质振荡器与锁相环 路进行了设计。 设计中, 应用 HFSS 与 ADS 对介质振荡器进行了联合仿真, 体现了计算机辅助设 计的优势 。最终研 制出 17 GHz 锁 相介 质振 荡器 , 测试 结果为 : 输出 功率 13 1 dBm; 杂波 抑制 > 70 dB; 谐 波 抑 制 > 25 dB; 相 位 噪 声 为 - 105 dBc/ Hz@ 1 kHz, - 106 dBc/ Hz@ 10 kHz, - 111 dBc/ Hz@ 100 kHz, - 129 dBc/ Hz@ 1 MHz。 关键词 : 相位噪声; 介质振荡器; 取样锁相环; 联合仿真 ; 计算机辅助设计 中图分类号 : TN753 9 文献标识码: A 文章编号: 1003- 353X ( 2010) 11- 1126- 04
0
引言
1
锁相微波源的相位噪声分析
高速发展的军工雷达、导航、制导和测量等系 统对频率源的要求日益提高。在某些应用工程中 , 传统的频率源已满足不了低功耗、低相噪等方面的 要求 , 从而制约了整机在作用距离、分辨率和灵敏 度等方面的性能发 挥。本文所 研制锁相介质 振荡 器, 用高品质因数介质作为谐振元件实现低相噪振 荡器 , 并采用取样鉴相技术在较高的参考频率上鉴 相, 以实现微波源的低相噪指标。 1126 半导体技术第 35 卷第 11 期
d
(f ) 和 S
a
( f ) 分别表示鉴相器和环路滤波器
( a) HFSS 仿真模型
的相位噪声。环路对参考源相位噪声的低通响应特 性及对振荡器相位噪声的高通响应特性 , 诸多文献 已有详细描述。本文仅着重考 虑, 降低分频 比 N 对降低相位噪声是有利的 , 取样鉴相技术可以直接 在参考频率处鉴相以实现低的相位噪声。
[ 2] 2
1 S out( f ) = N S ref( f ) + K 2 S d( f ) + S a (f ) d 1 K | H ( j !) | 2+ [ 2 VCO S d ( f ) + S VCO ( f ) ] Kd ! | 1- H ( j !) | 2 式中: S out ( f ) , S ref (f ) 和 S VCO ( f ) 分别表示 环路总输出、参考源输出和 VCO 输出的相位噪声 ; S
Semiconductor Technology Vol 35 No 11
1127
宋学峰
等 : 低相噪锁相介质扬荡器研究
线的电长度, 使闭环相位为 0, 以在所需频率上产 生稳定振荡, 通过优化输出端微带线电长度以得到 最佳相位噪声。仿真优化结果如图 4 所示。
2 2 锁相环路计 本文所采用的取样锁相技术原理如图 5 所示, 参考晶振信号经脉冲发生电路产生带有丰富谐波成 分的脉冲串 , 经开关取样电路对 VCO 输出信号进 行取样保持 , 输出误差电压经环路滤波对 VCO 进 行频率锁定。
宋学峰 ( 1981 ) , 男 , 山东潍 坊人 , 助工 , 主 要从事微波组件、 单片电路设计 ;
f / Hz 图 7 相位噪声测试曲线 Fig 7 Measured curve of phase noise
低的相位噪声 , 但并非非常理 想。从仿真角 度来 看, 需要加入电调谐部分 , 建立更精确的模型, 进 行仿真指导; 从工艺方面来看 , 需要稳定优化, 尽 量实现设计的完美重现。由于环内相位噪声 , 与所 用参考晶振有直接关系, 所以尽量采用相位噪声指 标较高的晶振。
及振荡器输出端的相位噪声功率谱百度文库度 , 表明了放 大器输入端的相位噪声如何由于相位反馈, 在谐振 f0 回路半 带宽内使 输出相 位增加 了 2 Q 倍。由此 可 L 见, 高 Q 值谐振回路对降低相位噪声是很有利的 , 介质振荡器的低相噪优势明显。 1 2 锁相微波源的相位噪声分析 锁相微波源输出端总的相位噪声功率 谱密度 为
Study of Low Phase Noise Locking Phase Oscillators with Dielectric Resonators
Song Xuefeng, He Qingguo
( The 13th Research Institute, CETC, Shijiazhuang 050051, China)
将散射参数带入 ADS 后的仿真电路拓扑如图 3 所示。其优化主要考虑两方面, 即反馈环路内微带 线的电长度对其相位的影响及输出端微带线的电长 度对其相位噪声的影响。通过优化反馈环路内微带
图 1 介质振荡器电路结构图 Fig 1 Schematic diagram of dielectric resonator oscillator