600V 800V MOSFET 在准谐振模式是,反激变换器效率对比

用于准谐振反激式变换器的新型数字系统解决方案

Mao Mingping、He Yi和Jeoh Meng Kiat

英飞凌科技亚太有限公司

8 Kallang Sector, Singapore 349282

1 简介

与模拟电源管理IC相比，数字IC可以实现设计更灵活、集成度更高且允许更大生产公差的系统解决方案。本文将介绍可提高系统性能的用于准谐振反激式控制器的数字电路。

在能源问题受到越来越广泛关注的今天，大部分电源标准不仅规定了满载时的效率，而且还规定了整个负载范围内的平均效率。例如，能源之星2.0（Energy Star 2.0） [1]规定的平均效率为87%。数字降频方法可以更方便地提高平均效率。另外，数字电路可以更精确地模拟非线性的最大输入功率极限曲线。英飞凌新型ICE2QS02G控制器[2]将这些数字特性与其他必要功能融合在一起，为客户提供卓越的系统解决方案。

2 ICE2QS02G的数字特性

2.1 数字降频带来负载降低

由于其开关损耗比固定频率的反激式变换器低且EMI性能更好，准谐振反激式变换器得到了广泛的应用。准谐振反激式变换器面临的挑战之一是其开关频率随输出功率的下降而上升。这抵消了通过准谐振方式工作而带来的效率提升，特别是在中等负载或低负载条件下。为了解决这一问题，英飞凌的准谐振PWM控制器IC ICE2QS02G采用了数字降频策略。ICE2QS02G同时采用数字信号处理电路和模拟信号处理电路。数字信号处理电路包括一个加/减计数器、一个过零信号计数器（ZC-计数器)和一个数字比较器；模拟电路包括一个电流测量单元和一个比较器。导通和关断的时间点分别由数字电路和模拟电路决定。

加/减计数器储存变压器退磁后主电源开关接通之前应忽略的过零信号数，该存储数由反馈电压VFB确定。VFB中包含了输出功率的信息。因此，加/减计数器中的存储数随VFB的数值而改变，以实现根据输出功率的变化来调整功率MOSFET的关断时间。

加/减计数器存储数的变化与反馈电压之间的关系如表1所示。在每个48 毫秒的时钟周期内，内部电路将反馈电压VFB分别与VRL、VRH和VRM这三个阀值电压进行比较，根据比较结果，加/减计数器的存储数相应增加、保持不变或减少。对于ICE2QS02G，过零信号的数量被限制在7个以内，因此加/减计数器的存储数也在1和7之间变动，而对于任何超

出这一范围的计数则不予理会。当VFB超过VRM电压时，加/减计数器的存储数被初始化

为1，以使系统能对负载的突然增加迅速做出反应。在启动时，加/减计数器也被初始化为

1，以确保满载启动时的效率最高。

操作条件加/减计数器

至 7

V REG始终低于V RL +1 V REG高于V RL一次，但始终低于V RH保持不变

V REG高于V RH一次，但始终低于V RM从-1计数，直至1

V REG高于V RM一次设置为1

表 1：加/减计数器的操作

ZC计数器存储MOSFET被关断后的过零信号数。VZC的降压斜坡每与100毫伏的阀值交

叉一次，一个过零信号就被检测到，ZC计数器的存储数相应增加1。一旦ZC计数器的存

储数与加/减计数器的存储数相等，MOSFET就导通。

在满载和轻载工作条件下，MOSFET分别在电压V ds的第一个和第七个波谷的谷底导通，如

图1所示。在轻载工作条件下，开关频率被有效地降低到一个相当低的水平，同时谷底的开

关动作仍可有效进行，从而确保了轻载时的高效率。

在第七个过零信号点的谷底导通

(a) 在第一个过零信号点的谷底导通 (b)

图 1：数字降频使MOSFET在不同的过零信号点导通

图1还清楚地显示了数字降频策略的实施结果，即：不仅开关频率被降低至相当低的水平，

而且还确保在整个负载范围内，开关动作均在谷底进行。

2.2 内置数字软启动功能

ICE2QS02具备的软启动功能是一种数字时基功能。在启动阶段开始时，IC提供持续时间为20毫秒的软启动，共分为五步。在此期间，最大初始电流由内部参考电压予以限制。内部参考电压从1.8伏上升至4伏，此后以0.55伏为增量逐级上升。因此，在软启动期间，Vcs（绿色线）逐级上升，从而将开关、二极管和变压器的开关应力有效控制在最小范围内。

2.3 数字折弯点校正

当母线电压上升时，导通时间缩短，工作频率相应增加。这样一来，相对于恒定的初始极限电流，可能的最大输出功率上升，而变换器可能不支持如此大的输出功率。为避免这种情况，内部折弯点校正电路会根据母线电压调整Vcs电压的极限。此时，流出ZC管脚的电流被用来检测功率MOSFET导通期间的输入线电压。如果该电流大于500μA，则根据该电流与500μA这一阀值之间的差额生成一个偏差值，用于降低Vcs的最大限额。在确保输入功率恒定的情况下，可以通过模拟来确定Vcs-max与Vin之间的非线性关系，如图2所示。由于采用数字解决方案，ICE2QS02可以比常规的模拟解决方案更方便地实现这种非线性关系。另外，采用数字模块后，控制性能受IC的生产公差的影响也很小。

图 2： V CS极限电压随V in电压的变化

3 设计实例

本文介绍了一个采用ICE2QS02G的80W准谐振反激式开发板，其输入电压范围为交流85~265V，输出额定功率为80W，输出电压/电流为20V/4A，在低电压和满载条件下的开关频率设定为67kHz。

3.1 设计技巧

除ICE2QS02G 中采用的数字降频策略外，较高的反射电压也对准谐振反激式产品设计比较有利，因为较高的反射电压可以在降低峰值电流的同时提供更长的占空比、实现真正的零电压开关并显著降低次侧电压应力。英飞凌的800V CoolMOS 产品在提高阻断电压的同时，降低了传导损耗和开关损耗，从而可以优化变压器的设计，在实现更高效率的同时，改善其EMI 性能。

3.2 效率测试结果

(a) 采用600V CoolMOS SPP15N60C3时的

效率

025*******Output Power (%) (b)采用800V CoolMOS SPA17N80C3时的效率

图 3： 采用不同电压等级的CoolMOS ®的变换器的效率

图中文字：

Efficiency ：效率

ac Input ：交流输入

Output Power ：输出功率 为了验证数字降频策略对提升效率所具有的效果，并比较不同反射电压对效率的影响，我们设计了两种采用ICE2QS02G 且不带同步整流的准谐振反激式变换器原型，其设计细节请见参考文献[5]。其中一个原型采用600V CoolMOS SPP15N60C3 （Rdson=0.28ohm ）和113V 的反射电压[4]，另一个采用800V CoolMOS SPA17N80C3（Rdson=0.29ohm ）和144V 的反射电压[3]。从图3所示的效率测试结果可以看出，采用数字降频策略可以显著提高系统的综合效率。从图3（b ）中还可看出，采用CoolMOS 800V 的方案甚至在低电压和高电压两种条件下都达到了90%的超高效率，比采用CoolMOS 600V 的方案提高了

1.5%。