简易数字信号传输性能分析仪

简易数字信号传输性能分析仪

摘要：本系统简易数字信号传输性能分析仪以FPGA为核心，由M序列信号发生器、低通滤波器、电压加法电路及数字信号分析电路等部分组成。M序列信号采用线性移位寄存器实现，其中伪随机信号和三个四阶巴特沃斯低通滤波器来模拟传输信道，数字信号分析电路由去噪电路、整形电路、同步时钟提取电路和解码电路组成。本系统能实现数字信号传输性能测试。经测试，本系统能够产生步进10KHz的M序列，低通滤波器带外衰减大于40dB/十倍频，其通带增益0.2~4.0连续可调，误码率小于1%，伪随机信号在100mv~TTL电平之间变化，，且在低信噪比下能提取出稳定的同步信号，并正确显示信号的眼图，此外，本系统还具有产生归零码，PCM码等功能，较好的完成了设计任务所要求的技术指标。

关键字：同步时钟滤波信道传输眼图

一、系统方案及论证

1．1方案比较及选择

1.1.1数字信号发生器方案比较

方案一：m序列数字信号V1和伪随机信号由专用集成电路搭建。

方案二：m序列数字信号V1和伪随机信号V3由可编程逻辑器件FPGA来实现。

方案一产生序列速度很快，但因硬件电路固有的不便修改特性，该方法仅仅对一些本原多项式有效，而方案二可方便修改输出序列，且简化了运算，而且产生序列速度也比较快，所以采用方案二实现数字信号发生器和伪随机信号发生器。

1.1.2提取同步信号方案比较

方案一：利用FPGA产生超前滞后的位提取锁相环电路。但这种锁相环要求的输入时钟范围是10MHz~100MHz，它对于低速数据显得无能为力。而且，对于中低档FPGA来说，锁相环是稀缺资源，很多时候被用作系统时钟锁相。

方案二：对输入信号进行脉冲计数，计算输入信号数据率，进行数据匹配后，产生同频率同步时钟输出。

由于方案一中锁相环电路对输入信号具有大于10MHz的要求，而本设计最大输入频率为100KHz，该方案否决。方案二对输入信号频率要求不高，只要小于FPGA系统时钟即可得出同步时钟频率，但当输入信号频率较大时，可能产生较大误差，但对本系统而言，可对误差微调，故选择方案二。

1.1.3滤波放大电路方案比较

方案一：采用贝塞尔滤波电路

方案二：采用切比雪夫滤波器

方案三：采用巴特沃斯滤波器

切比雪夫滤波器通带纹波较大，阶跃响应振荡厉害，贝塞尔滤波器衰减速率差，而巴特沃斯滤波器通带平坦，脉冲响应比切比雪夫滤波器好，能满足带外衰减大于40dB/十倍频的设计要求，所以选择方案三

1.2系统描述

根据题目要求，将产生的数字信号M序列经过滤波放大电路，伪随机信号经过无源衰减网络、之后将两路输出信号叠加作为后级滤波电路的输入，将最后的输出信号传给FPGA进行分析。系统结构如图1-1所示：

图1-1 系统总体结构图

二、理论分析与计算

2.1m序列数字信号的产生

m 序列是由带线性反馈的移存器产生的周期最长的序列。其原理方框图如图2所示，主要由移位寄存器设计实现。其中各级移存器的状态用ai 表示，反馈线的连接状态用ci 表示(1：参加反馈，0：断开)， ci 是一个很重要的参量。其特征方程可表示：

320123()...n n f x c c x c c c x x x =++++

图中C0、C1…Cn 均为反馈线，其中C0= Cn=1，表示反馈连结。因为m 序列是由循环序列发生器产生的，因此C0和Cn 肯定为1，即参与反馈。而反馈系数C1、C2…Cn －1若为1，参与反馈，若为0，则表示断开反馈线，即开路、无反馈连线。一个线性反馈移位寄存器能否产生m 序列．决定于它的反馈系数Ci (C0…Cn 的总称)。反馈系数Ci 是以八进制表示的。使用该表时，首先将每位八进制数写成二进制形式。最左边的1就是C0 (C0恒为1)，从此向右，依次用二进制数表示C1、C2…Cn 。有了C1、C2…值后，就可构成m 序列发生器。 2.2低通滤波器设计

由于设计要求滤波器的通带增益为0.2~4.0，所以将该电路分为滤波和放大两部分设计。先将输入信号经过低通滤波器，再经过一个增益可调的放大器，则可满足设计要求。

2.2.1滤波电路

根据要求，设计截止频率分别为100kHz 、200kHz 、500kHz 的三路低通滤波器。二阶巴特沃斯滤波器的衰减率为每倍频12dB ，每十倍频衰减40dB ，但由于设计参数误差选择以及电容电阻自身的误差可能使每十倍频小于40dB 。为满足电路衰减每十倍频衰减不小于40dB ，采用四阶巴特沃斯滤波器。四阶巴特沃斯滤波器衰减率理论为每倍频18dB 、每十倍频80dB ，远远大于要求的40dB 。我们选择参数相同的两个二阶巴特沃斯滤波器串联组成四阶巴特沃斯滤波器，这样使得中心频率相同。参数调整方便，且滤波特性不会有太大的浮动。 二阶低通滤波电路的参数选定由下面计算得到。

图2-1 二阶滤波器电容参数图 两个二阶巴特沃斯滤波器的中心频率相同，只需根据一个二阶巴特沃斯滤波器计算截止频率f 即可。

压摆率： 52***2*3.14**3.3100.21v /pk

SR f V us

π-=≥≈ （式1-1）

带宽增益积： max u 55

GBW f *A *11010=≥= （式1-2）

我们选用的滤波芯片为NE5535，带宽增益积为10M ，压摆率为8V/us ，满足要求 2.2.2放大电路

为了满足通带增益在0.2~4.0范围内可调，采用运放组成的两级反向放大电路。放大电路的输入信号最大为TTL 电平 3.3v ，最大频率为100KHz ，所以对所选芯片有以下要求：

压摆率： 0.21v /SR us ≥ 带宽增益积： 5GBW 4*10≥

我们选用的芯片为高速运放Ths4052，它的带宽增益积为70MHz ，且有240V/us 的高压摆率，远远大于设计需要，所以设计合理。 2.3 同步信号提取

因为曼彻斯特编码高电平保持时间只有半个周期或一个周期，所以先通过测量曼彻斯特编码高电平时间来得到频率。即在高电平时，由50M 脉冲触发计数，直到下降沿时结束计数并存储计数值，并与前次存储值进行比较，存较小值N ， 得出半个同步时钟周期N/50000000，从而计算出同步时钟的频率f 。由于曼彻斯特编码经过模拟电路输出，所得到的值不可能都是半个周期，所以在系统内部通过分频得到10K 至100K 按10K 步进的各频率，通过f 的值所在的范围输出此时的频率。为了保持触发输出点同步，通过检测存储曼彻斯特码的电平，当捕捉曼彻斯特编码的两个连续高电平之后的下降沿进行匹配，一旦匹配完成，则输出同步时钟。 2.4眼图显示方法

设计中采用示波器显示眼图电路，示波器采用外触发模式 ，用同步信号触发2a V 。