锁相技术2

第五章集成锁相环
锁相技术可广泛用于广播电视、雷达通信、频率合成、信号自动跟踪、自动控制、FM 解调、电机稳速、抑制电网干扰、时钟同步等领域。

本章首先介绍锁相环的基本概念，然后重点阐述CMOS集成锁相环CD4046的工作原理与应用技术。

第一节锁相环简介
众所周知，如果广播电台发射的信号频率不稳定，或者超外差式收音机的本级振荡频率不稳定，在收听节目时就很容易发生“跑台”、“串台”现象，严重影响收听效果。

假设收音机具有自动跟踪电台的本领，能根据电台频率的变化随时调整本振频率，确保465kHz的差频不变，则上述问题可迎刃而解。

而这正是锁相环的用途之一。

目前，在现代通信设备、彩色电视机、高档收录机中，广泛采用了锁相技术。

所谓锁相，就是实现相位同步。

能使两个电信号的相位保持同步的闭环系统叫锁相环（PLL）。

锁相环主要包括四部分：相位比较器（PD亦称鉴相器），低通滤波器（LPF）；压控振荡器（VCO）；负反馈电路（运算器）。

锁相环属于闭环控制系统，其基本构成如图5-1所示。

使用锁相环时一般要在负反馈线路中插入一个运算器：除法器（÷N）、乘法器（×N
图5-1 锁相环的基本构成
）、加法器（＋N）或减法器（－N）。

若令锁相环的输出频率f2分别为N f1、f1/Ｎ、f1＋Ｎ、f1－N，则运算器的输出频率f2'依次对应于f2/N、Nf2、f2－N、f2＋Ｎ。

压控振荡器的输出信号为U O(t)，运算器的输出信号为U'O(t)。

相位比较器一端接输入信号U I(t)，另一端接比较信号U'O(t)。

比较器将U I(t)与U'O(t)的相位进行比较，产生一个与二者的相位差△Φ成正比的误差电压UΦ(t)。

UΦ(t)再经过低通滤波器滤除高频分量，得到平均值电压即控制电压U d(t)，加到VCO的控制端，使之振荡频率改变，进而使f2'向输入信号频率f1靠拢，二者频率差迅速减小，直至△f＝0，f2'＝f1。

此时这两个信号的频率相同且相位差△φ保持恒定（同步），称作相位锁定。

这一过程称作“捕捉”过程。

能够最终锁定的最大初始频差，叫锁相环的“捕捉范围”。

一旦锁相环被锁定在输入频率f1上，它就能在一定的频率范围内自动跟踪f1的任何变化，此频率范围叫“锁定范围”。

这表明锁相环总是先捕捉信号，然后再锁定。

由于对芯片而言，完成捕捉要比锁定更困难，因此捕捉范围一般要小于锁定范围。

需要说明，当f2'≠f1时，UΦ(t)代表的是频率差，这对应于捕捉过程；当f2'＝f1时，代表相位差，对应于锁定过程。

锁相环属于闭环控制系统，其信号流程为
U I(t)→Uφ(t)→U d(t)→U O(t)
↑÷N↓
这里的分频器即N进制计数器。

该计数器插在锁相环的负反馈电路中，尽管从局部看是除以N，但就锁相环整体而言，则实现了N倍频。

通用集成锁相环CD4046的其最高工作频率约为1.2MHz，高速CMOS电路74HC4046的最高工作频率可达40MHz。

第二节集成锁相环的工作原理
CD4046是目前国内外最常见的集成锁相环，其同类产品为MC14046、CC4046，均属于CMOS集成电路。

CD4046的逻辑框图如图5-2-1所示。

主要包括相位比较器Ⅰ和Ⅱ、压控振荡器VCO、
图5-2-1 CD4046的逻辑框图
线性放大及整形电路A1，另需外接阻容元件构成低通滤波器。

PH I1为输入信号端，PH I2为比较信号输入端。

PH O1是相位比较器Ⅰ的输出端，PH O2是相位比较器Ⅱ的输出端。

VCO I、VCO O 分别为压控振荡器的控制端、输出端。

INH为禁止端，接高电平时禁止压控振荡器工作。

DEM O是解调输出端，用于FM解调。

Z为内部独立的齐纳稳压管的负端，其稳定电压U Z≈5V，在与TTL匹配时可提供辅助电源。

此外，CD4046还有一个锁相状态输出端PH O3（参见图5-2-3），当环路入锁时该端呈高电平，环路失锁时为低电平，若通过晶体管来驱动发光二极管，即可构成入锁状态指示电路，入锁时指示灯亮。

锁相环的基本工作原理如下：输入信号U I从14脚输入后，经过A1进行放大和整形，加至相位比较器Ⅰ和Ⅱ的输入端。

图中将开关S拨到第2脚，相位比较器Ⅰ就把从第3脚输入的比较信号与输入信号U I进行相位比较，由第2脚输出的误差电压UΦ即反映出二者的相位差。

UΦ经过由R3、R4、C2组成的低通滤波器滤除高频之后，就获得控制电压U d，加至VCO 的输入端来调整其振荡频率，使f2迅速逼近于Nf1。

VCO的输出再经除法器（÷N）进行N 分频后，送至相位比较器Ⅰ，继续与U1进行相位比较，最后使f2'＝f1，二者的相位差为一恒定值，实现了锁相。

需要指出，由f2'＝f2/N＝f1，很容易推导出f2＝Nf1。

这表明，尽管从局部上看使用除法器完成的是N分频，但就锁相环整体而言则实现了N倍频。

因此，利用锁相环可以构成N倍频器，N是除法器的分频系数。

下面介绍各单元电路的工作原理。

一、相位比较器
相位比较器Ⅰ采用异或门结构。

其特点是当两个输入端信号U I、U'O的电平相异时（一个为高电平，另一个为低电平），输出端信号UΦ为高电平；反之为低电平。

因此，当U I与U'O的相位差△Φ在0○～180○范围内变化时，UΦ的脉冲宽度m和占空比D也在改变，经低通滤波器得到的平均值电压U d随之而变。

UΦ、U d与△Φ的变化关系如图5-2-2所示。

由图可见，△Φ↑→UΦ↑→U d↑，U d与△Φ也呈正比。

这就是相位比较器Ⅰ的工作原理。

显见，相位比较器Ⅰ要求U I和U'O的占空比必须是50％（即方波），这样才能使锁定范围最大。

图5-2-2 UΦ、U d与△Φ的变化关系
相位比较器Ⅱ是一个由信号上升沿控制的数字存储网络。

其逻辑图如图5-2-3所示。

它
图5-2-3 相位比较器Ⅱ的逻辑图
由门电路、RS触发器、三态P沟道和N沟道场效应管等组成。

由于它仅在U I与U'O的上升沿起作用，与二者是否为方波无关，故可接受任意占空比的输入信号。

相位比较器Ⅱ的输出状态有以下4种情况：①当f2'＜f1时，P沟道管导通，UΦ＝1；②当f2'＞f1时，N沟道管导通，UΦ＝0；③当f2'＝f1时视二者相位差而定，当U I超前于U'O时UΦ＝1，U I滞后于U'O时UΦ＝0；④当f2'＝f1且△Φ＝0（相位锁定）时，P、N沟道管均截止，输出呈高阻态。

注意，高阻态仅是动态平衡过程中的一个瞬间状态，只要f1又发生微小变化，重复上述过程，实现新的平衡。

二、压控振荡器
压控振荡器是电压控制型振荡器的简称，其简化电路如图5-2-4所示。

控制电压U d通过
图5-2-4 压控制振荡器的简化电路
控制恒流源电流I O值的大小，来改变VCO的振荡频率。

N2和N3为N沟道场效应管，其开启电压U TN≈＋2V；P4与P5是P沟道场效应管，开启电压U TP≈－3V。

门电路A、B、C、D组成触发器。

C1是外部振荡电容。

假定初始状态为A输出高电平，B输出低电平，此时P4、N3导通，P5、N2截止，I O沿着U DD→P4→C1→N3→U SS的途径对C1充电，使U C1逐渐升高。

当U C1大于反相器E的开启电压U TN时，E的输出端就变成低电平，使触发器迅速翻转，A输出低电平，B输出高电平，致使P5、N2导通，P4、N3截止，I O就沿着U DD→P5→C1→N2→U SS 的途径对C1反方向充电（这相当于C1放电）。

如此不断地对C1进行充放电，便产生了振荡。

振荡频率与I O（从本质上讲是U d）、C1有关。

当U d＝U DD时，VCO有最高振荡频率f max。

例如，当U d＝U DD＝15V、R1＝10kΩ、R2→∞（开路）、C1＝100pF时，I O＝1.1mA，f max＝I O/（8C1）＝1.38MHz。

一般规定CD4046的最高工作频率为1.2MHz（U DD＝15V）。

当U DD ＝5V时，f max≈1MHz。

锁相环的关键外围元件是R1、R2、C1、C2。

通常取R1、R2≥10kΩ。

如果要求VCO的最低振荡频率f min＝0Hz，就必须将第12脚开路，使R2→∞。

否则f min＞0 Hz。

压控振荡器的输出频率f2与U d呈良好的线性关系线性度（可达0.3％）。

选U DD低一些能改善线性度，但f max会降低些。

R3、R4和C2组成RC滤波器。

适当减小C1的容量可以提高f max值，但C1不得小于20pF，以免VCO因充电不足而停振。

适当增大C2的容量可降低f min值。

但C2值也不能太小，否则当R2开路时f min降不到0Hz，而是维持几十至上百赫兹的低频振荡。

其原因是U d的波形中伴有低频自激振荡，致使VCO失控。

这时只需适当增大C2的容量，即可滤掉低频干扰，从示波器上可观察到U d恢复成平滑变化的直流电压。

三、线性放大及整形电路
CD4046中的线性放大及整形电路是由多级CMOS反相器构成的。

它采用牺牲第一级反相器的办法，使后面4级反相器偏置在放大区，具有多级放大和削波整形的作用。

该放大器可将从PH I1端输入的100mV弱信号放大整形成脉冲信号，送至相位比较器。

第三节集成锁相环的典型应用
CD4046的典型应用包括组成U/f转换器、f/U转换器、频率合成器、电机自动稳速电路等。

一、电压／频率（U/f）转换器
单独使用锁相环中的压控振荡器，可构成U/f转换器。

频率连续可调的音频振荡器电路如图5-3-1所示。

将第12脚悬空，使R2→∞，f min≈0Hz。

取R1＝100kΩ，C1＝100pF，U DD
图5-3-1 音频振荡器电路
＝10V时，f max≈20kHz。

改变电位器RP1的滑臂位置，使VCO的控制电压U d从0V连续升到U DD，从第4脚可得到0～20kHz的输出信号。

VMOS管V20AT作功率输出级，监听扬声器BL与RP2组成漏极负载，RP2兼作音量调节。

将RP1的频率刻度盘用标准频率计校准后，即可作为音频信号发生器使用。

该电路若去掉RP1，改用敏感元件（如热敏、力敏、气敏元件）和电压比较放大器构成输入级，即为多用途越限报警器。

二、频率／电压（f/U）转换器
由图5-2-1可知，控制电压U d除接VCO之外，还经过源跟随器A2从第10脚（DEM O）上获得与输入频率成正比的平均值电压。

由此可构成f/U转换器。

A2的作用是提高带负载能力，推动灵敏表头。

模拟式频率计电路如图5-3-2所示，它用表针指示被测频率的高低。

R1
图5-3-2 模拟式频率计电路
由4.7kΩ固定电阻与51kΩ电位器串联而成。

R4、R5和C4构成低通滤波器。

R3与表头M串联后作为源跟随器的负载，R3还用于调节表头的满度电流。

表头上并联100μF的大电容，用以消除低频时表针的抖动现象。

该频率计测量频率范围是20Hz～1kHz。

在用标准信号发生器和标准频率计进行校准时，需调整51kΩ电位器。

利用XFD－6型低频信号发生器依次输出20Hz、100Hz、1kHz的频率信号，再用DT830型数字多用表实测第10脚输出电压依次为0.10V、0.50V、5.02V，证明该模拟频率计具有良好的线性度。

国外设计的一种金属探测仪电路如图5-3-3所示。

VT与C1、C2、探头L一起组成振荡
图5-3-3 金属探测仪电路
器，振荡频率约为300kHz。

探头采用Φ440mm的线圈（亦可用磁棒线圈来代替）。

当探头接近埋在地下的金属物体时，金属物体相当于短路环，使L的电感量减小，振荡频率随之升高，表针偏转角度改变。

表头宜采用零位指示器，零点位于刻度盘中央。

该电路属于f/U 转换器，因使用相位比较器Ⅱ，故可接受任意占空比的波形。

三、频率合成器
锁相环的一个重要用途就是进行频率合成。

所谓频率合成，是将任一给定的基准频率（通常是由石英晶体振荡器产生的高稳定度基准频率）变换成一系列新的频率信号f l，f2，…，f n；而这些新频率的稳定度与基准频率相当。

例如，基准频率的稳定度为10－8，那么所产生的一系列新频率的稳定度也是10－8。

尤其对于倍频，这是用其他方法所难以实现的。

把计数器插在VCO的输出端与相位比较器Ⅱ之间作分频器使用（÷N），可对输入频率进行准确的倍频。

可编程倍频原理如图5-3-4所示。

设晶振频率为f0，经过固定分频电路得到基准频率
图5-3-4 可编程倍频原理
f i。

设分频系数为M，f1＝f0／M。

f1送到相位比较器Ⅱ的一个输入端。

VCO产生的频率f2经过一个可编程分频器得到f2'（f2'＝f2／N，N为分频系数），再送至相位比较器Ⅱ的另一输入端。

当相位锁定后，f1＝f2'，即f0/M＝f2／N，由此得到
f2＝·f0＝N f1（5-3-1）
这就是倍频原理。

若分频系数N从1连续变化到999，利用一个石英晶体就可得到999个不同的f2输出。

假如不用锁相环而按常规设计，所需要的石英晶体数量将十分可观。

一种实用的频率合成电路如图5-3-5所示。

采用JA9型100kHz金属壳石英晶体，它与
图5-3-5 频率合成电路
CD4069中的3个反相器组成晶振和放大、整形电路。

再经过一片CD4518完成100分频，产生lkHz的基准频率f1，送至CD4046的第14脚。

VCO的输出送到可编程分频器进行分频。

可编程分频器由3片MCl4522与3只BCD码指轮开关组成。

因分频系数是个三位数，故可表示成
N＝100 N3十10 N2十N1（5-3-2）这里的N1、N2、N3分别对应于个位、十位、百位上的数字。

经指轮开关KL1～KL3分别设定N1～N3之值，即可组成001～999范围内的任何数。

例如，按照图5-3-5所示将KL3拨1（对应于BCD码的0001），KL2拨7（0111），KL1拔到5（0101）的位置上，即可得到分频系数N＝100×1十10×7十5＝175。

个位计数器O C端输出的频率f2'＝f2／N，接至CD4046的第3脚，使VCO产生高稳定度的倍频后的基准信号f2。

该电路可获得在1kHz～999kHz范围内间隔为1kHz的999种标频输出。

若采用JW l型10kHz石英晶体，就能产生（1～999）×100Hz、步长为100Hz的标频信号。

这类电路可广泛用于信号发生器及通信设备中。

当f2＞1.2MHz时，建议采用74HC4046型高速CMOS锁相环。

第五章习题
1.什么是锁相环？锁相环的捕捉范围、锁定范围分别代表什么？为什么捕捉范围一般会小于锁定范围？
2.画出完整的锁相环的构成图，并在图中标明各信号及信号流程。

3.为什么说CD4046锁相环中的相位比较器Ⅱ比相位比较器Ⅰ的应用范围更广？
4.简述锁相环外围电路的设计要点，如何用示波器来判定低通滤波电容C2的容量是否选得合适？
5.如何将锁相技术应用到数字式转速测量仪中？
6.什么是频率合成？频率合成器与晶振电路相比有哪些优点？
7.设计一个频率合成器电路，要求采用10kHz石英晶体并能输出100Hz～9900Hz、步长为100Hz的标频信号。

返回。