数字逻辑 同步时序逻辑电路 教师课件

≥1 X
解： 1、写出激励函数表达式
D1 x
2、写出输出函数表达式
Q n1 D
D2 y2 y1 x y 2 y1 x
y y
n 1 1 n1 2
x y 2 y1 x
Z y2 y1 x
3、状态表
y
n 1 1
x, y2
n1
4、状态图
y 2 y1 x
0/0 00 0/0 1/0 11 0/0 10 1/0 01 1/1 0/0 1/0
例1
y2 Q
分析图示电路的逻辑功能
y1 Q J CP K 1 =1 CP
核心为两个JK触发器、时钟连在一起 为同步时序、输入信号为X。
J CP K
解： 1、写出激励函数表达式
J1 K1 1 J 2 K 2 X y1
2、写出输出函数表达式 Q n 1 J Q KQ
X
y
n1 1
=1
=1 X
解： 1、写出激励函数表达式
T1 x y1 ,
T2 y2 y1 ,
T3 y3 y2
2、写出输出函数表达式 Q n1 T Q TQ T Q
y
n1 1
y1 T1 x y1 y1 x
y2
n1
y2 T2 y2 y2 y1 y1
J 3 Q2 Q1
K1 Q 3 Q 2
n 1
K3 Q2
（2）写出状态转移方程，即为J-K触发器的特征方程。
Q
Q1
n 1
J Q KQ
Q 3Q2 Q1 Q 3 Q 2 Q1
(Q3 Q2 )Q1 Q3 Q2Q1 Q3Q1Q2 Q3 Q1
Q2
n1
所谓分析，就是根据给定电路，确定输入、触发器状 态与最终输出之间的关系。
5.2.1 时序逻辑电路的分析步骤
（1）分析时序电路的关键在于存储电路，所以要先写 出存储电路的输入表达式（即驱动方程）。 假设电路中的存储单元是 J-K触发器，那我们就要看 一看 J 端、K端与谁相连，并用表达式写出来。 （2）写出存储电路的输出表达式，即状态转移方程。 假设电路中使用的存储电路是 J-K 触发器，则状态转 移方程就是 J-K 触发器的特征方程。 将第（1）步得到的 J、K表达式代入即可。 （3）写出输出函数表达式 Z（tn）。 （4）列出状态转移表，或画出状态转移图。 （5）画出工作波形图。 （6）总结概括电路功能。
Z y2 y1 x
现态 y2 y1 0 0 1 1 0 1 0 1 次态(y2n+1 y1n+1/Z) x=0 x=1 00/0 01/0 10/0 01/0 00/0 01/1 00/0 01/0 CP X y1 y2 Z
5、波形图 101序列 检测器
例3
分析图示电路的逻辑功能
=1 y3 Q CP CP =1 T CP y2 Q T CP Q T y1 =1 Z
时序电路的特点： （1）含有具有记忆元件（最常用的是触发器）。 （2）具有反馈通道。
5.1.2
时序电路的分类
1、电路的工作方式： 同步时序逻辑电路：电路中所有触发器的时钟端是连在一 起的，存储电路的状态更新是在同一时刻同步进行的。 同步逻辑电路通常工作速度较快，电路相对复杂。 异步时序逻辑电路：电路中各个触发器的时钟端不是相连 的，可能各不相同，也可能某一局部相同，各部分之间不 同。总之，存储状态的更新是在不同时刻异步进行的。 异步逻辑电路通常工作速度较慢，电路结构简单。
i 1,2,,m i 1,2,,m
2、激励函数表达式 反映存储电路输出 Y（组合电路内部输出） 与输入 x 和状态 y 之间关系。 也叫控制函数。
Yi g j(x1,xn ,y1, ys )
j 1,2,,r
3、次态函数表达式 反映同步时序电路的次态yn+1与激励函数Y 和电路现态 y 之间关系。与触发器类型相关。
5.1.1
输入 信号
时序电路的结构
X1 Xi Z1 输出 信号 Zj
时序电路的基本结构框图如下：
┆ ┆
组合电路
D1
触发器 输出信号
Q1
┆
触发器 电路
┆
触发器 输入信号
Qm
Dm
由组合电路和存储电路组成
X（X1，…Xi） ——时序逻辑电路的输入信号； Q（Q1，…Qi）——存储电路的输出信号； Z（Z1，…Zi） ——时序逻辑电路的输出信号； D（D1，…Di） ——存储电路的输入信号。
1 111/1
0 0 110/0
次态(y3n+1 y2n+1 y1n+1) 输出 x=0 000 010 100 110 000 010 100 110 x=1 001 011 101 111 001 011 101 111
Z 0 1 1 0 1 0 0 1
可视电路的复杂程度 省略某些步骤。
例4
Z
5.1 时序逻辑电路概述
当逻辑电路中包含有触发器这类的存储器件时，新 的输出状态取决于两个方面：当前的输入和触发器原有 的状态。 T触发器输入 T X 如图： 特性方程：
Q n1 T Q TQ X Q X Q
X Q XQ
总输出为： Z X Q CP 可见输出既与输入X、 CP有关，又与触发器输出 来自百度文库关。
yl
n1
kl(Yl , yl )
l 1,2,,s
上述3组表达式确定后，电路的逻辑功能便确定。 二、状态表 反映同步时序电路的输出Z、次态yn+1与输入x 和电路 现态 y 之间关系。
Mealy型 次态/输出 现态 输入x y yn+1/Z 现态 y Moore型 次态
输出
Z
输入x yn+1
第5章
同步时序逻辑电路
如前所述，时序逻辑电路的特点是 —— 任一时刻 的输出不仅与当前的输入有关，还与以前的状态有关。 时序电路以触发器作为基本单元，使用门电路加以 配合，完成特定的时序功能。所以说，时序电路是由组 合电路和触发器构成的。 与学习组合逻辑电路相类似，我们仍从分析现成电 路入手，然后进行时序逻辑电路的简单设计。
J1 y1 K1 y1 y1
y2
n1
J 2 y 2 K2 y2 ( X y1 ) y2 X y1 y2
y2 y1 X
3、状态表
y
4、状态图
X 0 00 1 0 11 1 1 0 1 10 0 01
y
n1 1 n1 2
y1
y2 y1 X
y3
n1
y3 T3 y3 y3 y2 y2
Z y3 y2 y1
4、状态图
1 0 000/0 0 1 001/1 1 0 0 010/1 1 1 1 0 1 101/0 0 100/1 011/0
3、状态表
现态 y3y2y1 000 001 010 011 100 101 110 111
2、电路的输出/输入关系： Mealy型：电路输出是电路输入和电路状态的函数。即： 将过去的输入转换成状态后与输出建立关系，当前的 输入直接和输出建立关系。 Moore型：电路输出仅为电路状态的函数。即：将所有 的输入转换成状态后与输出建立关系。特殊情况以电 路状态作为输出，没有专门的外部输出信号。
3、按输入信号形式分类 电平型、脉冲型
CP脉冲 输入脉冲 输入电平
5.1.3
同步时序逻辑电路的描述方法
一、逻辑函数表达式 要完整地描述同步时序逻辑电路的结构和功能，须用 3组逻辑表达式： 1、输出函数表达式 反映电路输出 Z 与输入 x 和状态 y 之间关系。 Mealy 型： Zi fi(x1, xn ,y1, ys ) Moore 型：Zi fi(y1, ys )
Q3 Q2Q1 Q3Q2
Q3
n1
Q3Q2 Q1 Q3Q2
Z Q3Q1
（3）写出输出方程
（4）列出转移状态表、画出转移图。
初态 Q3 Q2 Q1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 次态 输出 Q3n+1Q2n+1Q1n+1 Z 0 0 1 0 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1
左移移位寄存器
Q4 Q D CP Q3 Q D CP Q2 Q D CP Q1 Q D CP CP 输入 vi
•具有左右移位功能的双向移位寄存器 理解了前面的左移移位寄存器，对右移移位寄存器 也就理解了，因为左右本身就是相对的。实际上，左右 移位的区别在于：N触发器的D端是与 Q N+1相连，还是 与Q N-1相连。
分析图示电路的逻辑功能
&
Q3 Q J CP K
&
Q2
Q2
Q J CP K
& Q1
Q1
Q J CP K
&
Q3
& CP
（1）写出驱动方程
J 1 Q 3Q2
J 2 Q3Q1
K2 Q3
J 3 Q2 Q1
K1 Q 3 Q 2
K3 Q2
J 1 Q 3Q2
J 2 Q3Q1
K2 Q3
Q4 Q J CP K 1 D4
Q3 Q J CP K 1 D3
Q2 Q J CP K 1 D2
Q1 Q J CP K 1 CP D1
J 和 K 接为互反，相当于一个D触发器。时钟相连是 同步时序电路。 电路功能： 有下降沿到来时，所有Q端更新状态。 D4 D3 D2 D1被 存入寄存器。
2、移位寄存器 在计算机系统中，经常要对数据进行串并转换，移 位寄存器可以方便地实现这种转换。
111/1 100/0
000/0
001/0
011/0
101/1
110/0
010/0
（5）时序图
CP Q3 Q2 Q1 Z
由状态转移表或状态转移图可以分析该电路的功能： 在 6 个状态之间循环往复 输出 Z 在每一循环结束时，输出一次 1 。 有两个状态游离于循环之外，如果误入这两个状态 可以自动返回主循环。（游离于主循环的状态称为偏离 状态，进入任一偏离状态都可返回主循环时，称该电路 具有自启动特性。）
三、状态图 反映同步时序电路状态转移规律及相应输入/输出取值 关系的有向图。
y x/Z yn+1
y/Z
x
yn+1/Z
Mealy型
Moore型
四、时间图 反映输入、输出信号和电路状态等的取值在各时刻的 对应关系，也称工作波形图。
5.2 时序逻辑电路分析
时序电路的几个要素是： 输入信号（有时可以没有） 时钟信号（是一种特殊的输入） 存储状态：通常是触发器的输出Q。 输出信号：通常是各触发器输出信号的逻辑组合，有 时直接以触发器输出作为最终输出。
• 串行数据变为并行数据举例：
用五个时钟脉冲将串行数据个就各位，用并行取样 脉冲开门取数。
• 并行转换为串行举例：
并行置入时，要先用置0 端将 所有 Q 置1，数据就可 以使并行数据与 D 端相连了。当然并行采样信号M=1。
5.3 时序逻辑电路设计
无论是组合电路，还是时序电路，其电路设计的宗 旨是一样的：在达到功能要求的前提下，使电路最稳定、 最简单。 时序逻辑电路的设计思路是：针对某一给定逻辑要
对于上述时序电路的分析，我们已经弄清了它的工 作规律，我们可以称该电路为 —— 具有自启动功能的、 模6计数器。
与第五章组合逻辑电路的分析类似，我们在分析了 一个实例之后，下面我们再通过几种典型的时序电路的 学习进一步加深对时序逻辑电路的理解。
二、寄存器、移位寄存器 1、数码寄存器 在计算机的 CPU 内部，常常有许多数码寄存器，它 们作为存放数据的缓冲单元，大大提高了 CPU 的工作效 率。 利用触发器具有存储状态的特点，作为数码寄存器 的基本单元，是非常合适的。 一个寄存器可以寄存一位数据，多个寄存器并行使用 就可以构成一定宽度的寄存器。
Q
n 1
X Q XQ Z X Q CP
输入输出情况分析： 外来输入：X、CP 内部输入：Q Q初始 外部输出：Z 为0， 内部输出：Q 则Z一 由时序图可见: 直为0 在相同的外部输入条件下， 存储电路的状态不同，输出 结果完全不同。与组合电路 有明显的区别。
Q初始为1，Z 的值变化
次态y2n+1 y1n+1 X=0 X=1 0 1 1 1 1 0 0 0 1 1 0 1 0 0 1 0 CP X y1
现态 y2 y1 0 0 1 1 0 1 0 1
5、波形图 二进制 计数器
y2
例2
分析图示电路的逻辑功能
y2 Q y1 Q CP D Z &
CP CP
D
核心为两个D触发器、时 钟连在一起为同步时序、输 入信号为X。