数字逻辑实验、知识点总结

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字逻辑实验报告、总结专业班级:计算机科学与技术3 班学号:41112115 姓名:华葱一、实验目的

1.熟悉电子集成实验箱的基本结构和基本操作

2.通过实验进一步熟悉各种常用SSI 块和MSI 块的结构、各管脚功能、工作原理连接方法

3.通过实验进一步理解MSI 块的各输入使能、输出使能的作用(存在的必要性)

4.通过实验明确数字逻辑这门课程在计算机专业众多课程中所处的位置,进一步明确学习计算机软硬件学习的主线思路以及它们之间

的关系学会正确学习硬件知识的方法。

二、实验器材

1.集成电路实验箱

2.导线若干

3.14 插脚、16 插脚拓展板

4.各种必要的SSI 块和MSI 块

三、各次实验过程、内容简述

(一)第一次实验:利用SSI 块中的门电路设计一个二进制一位半加器

1.实验原理:根据两个一位二进制数x、y 相加的和与进

位的真值表,可得:和sum二x异或y,进位C°ut=x x y

相应电路:

2. 实验内容:

a ) 按电路图连接事物,检查连接无误后开启电源

b ) 进行测试,令 ={v0,0>,v0,1>,v1,0>,<1,1>},

看输出位sum 和C out 的变化情况。

c ) 如果输出位的变化情况与真值表所述的真值相应, 则达

到实验目的。

(二)第二次实验:全加器、74LS138译码器、74LS148编码器、

74LS85比较器的测试、使用,思考各个输入、输出使能端 的作用 1.实验原理: a )全加器 i. 实验原理:

在半加器的基础上除了要考虑当前两个二进制为相加 结果,还要考虑低位(前一位)对这一位的进位问题。

由于进位与当前位的运算关系仍然是和的关系,所以新 引入的低位进位端C in 应当与当前和sum 再取异或,而 得到真正的和Sum ;而进位位C out 的产生有三种情况:

VX , y ,C in >={v1,1,0>,v1,0,1>,<0,1,1>},也就是说当 x 、

y 、C in 中当且仅当其中的两个数为1,另一个数为0的

x y

Sum

Cout

时候C out=1,因此:C out二Xy+xC in+yC in得电路图(也可

以列出关于C in的真值表,利用卡诺图求解C in的函数表达式):

ii.实验内容:进行测试,穷举的8中指派作为测试,重点测试vx ,y ,

C in>={v1,1,0>,v1,0,1>,<0,1,1>}这三种情况。

iii.如果输出位的变化情况与真值表所述的真值相应,则达到实验目的。

b) 74LS138译码器

i.实验原理:译码器是一个能够将一串序列号(我个

人理解为地址)所对应的有序编号(按照某种认为约

定)进行表达的电子逻辑器件,74LS138译码器是译码

器的一种,它能够将一个与十进制整数值等值的二进制

序列翻译为相应的十进制值,将信号输出在相应的数据

线上。原理:每一个一位(0~7)十进制值Y i都对应一

X

y

C in

Sum

个三位二进制序列的表达,也就对应一个极小项m i,

即Y i=m i,则可根据m i对应的

三个输入变量组合设计门电路(例如Y5=m5=ABC)将这8

个十进制值都做这样的门电路设计,在进行

相应的封装、集成,就形成了这种3-8译码器,其

外部逻辑状态如图所示:

ii.实验内容:按要求连接电路,将使能端按

V G I,G2A,G2B>=<1,0,0>连接使译码器使能,将三个输入端

={A,B,C组成的极小项| m i 0< i < 7} 测试译

码器,观察各个输出端Y i是否正确输出,如果能,则达

到实验目的。

iii.思考:G I,G2A,G2B作用。

1. G I的作用:G I在3-8译码器中起开启/封锁各与门的

作用,它的存在决定了该3-8译码器芯片是否工作,

因此如果需要拓展译码输入的位数由3 位到多位,则

需要利用该使能端。女口:若需要设计一个4线-16

线译码器,则可用最高位N3控制

G i,因为如果N3为0则表明输入实际上是3位

二进制,译码只许一块3-8 译码器,但如果N3 为1 则表明输入为4 位二进制,则需要开启第二块

74LS138工作,因此可以通过N3的值驱动第二块

74LS138,所以N3可以接到第二块74LS138 的G1

端。

2.G2A的作用:女口1所述,当N3的值为(N3 N2N1N0 所

对应的十进制大于7 了),则第二块74LS138 需要启用,但由于Y i的i > 7因此第一块74LS138 不再有译码输出,因此第一块74LS138 需要被封锁,这如果用第一块74LS138的G i来控制,这将会破坏译码器器件使能输入的一致性(标准性)影响将来进

一步的级联拓展(这将在3中具体说明)。G2A的

存在就解决了这个问题,N3可以通过G2A来控制第一块74LS138的工作状态,而不影响整个4线-16线

译码器的使能。

3.G2B的作用:考虑到整个4线-16线译码器的使能控

制以及译码器器件输入使能的一致性,即人们希望

设计出来的4 线-16 线译码器能够像74 LS 1 38

一样具有三个使能端,第一个高有效,第二、三两个低有效,这样可以方便进一步的级联扩展,则有必

要存在一个低有效使能端作为整

相关文档
最新文档