语音报警电路

语音报警电路以美国ISD公司研发的语音合成芯片ISD2560为核心元件，该芯片采用的是EEPROM存储方法将模拟的语音信号直接写入到半导体存储单元中，不需要另加A/D或D/A变换电路来存储或重放语音信号。且该元件具有使用方便、音色自然、单片存放、反复录音、低功耗等诸多特点。用户启动车时，如果应答器即射频卡里的密码正确，单片机就会发出正确的特定信号给汽车内部的电子点火系统，汽车才能启动，此时语音系统的电路不工作；非法者如果用配置的汽车发动钥匙启动汽车而没有合法的应答器时,单片机就会发出特定的错误信号给语音系统,语音系统就会立刻发出报警声音音。语音报警电路可以更快速简单安全地对汽车进行防盗报警，保障了汽车的安全，能在汽车被盗时发出警报提醒。

1.工作原理

ISD256o语音合成芯片的内部框图如图3.3-1所示,该芯片包括前置放大器、放大器、内部时钟、定时器、采样时钟、平滑滤波器、自动增益控制、逻辑控制、模拟收发器、解码器、模拟存储阵列、地址线等。

图 3.3-1 ISD语音芯片内部框图

在进行存储操作之前,ISD2560芯片将会对话筒BM输入的语音信号转换成所需的电信号,并进行调整,此过程将会分几个阶段完成。首先输入的电信号将放大到存储电路动态范围内的最佳电平。这个阶段由前置放大器、放大器和自动增益

控制电路来完成.

话筒BM通过电容C1、C2与前置放大器相连,隔直电容C1、C2能够去掉交流小信号中的直流部分。

信号的放大过程分为两步:先将由话筒BM通过电容C1、C2隔直后输出的语音电信号输入到前置放大器中。经前置放大器放大后通过ANA OUT模拟输入端输出,并经过电容C3 和电阻R3,从ANA IN模拟输入端输入到放大器中进一步将信号放大。

自动增益控制电路：放大器输出音频信号时,能随时保持对音频信号电平的跟踪以及监视控制,并反馈增益电压,实现对前置放大器的自动增益调节。能使音频信号达到最佳的状态，最高电平，又可使削波减至最小。自动增益控制电路的特性可由两个时间来概述，响应时间与释放时间。响应时间是指输入信号增大时，自动增益控制电路用减小增益来反应所需要的时间。释放时间是指输入信号减小时自动增益控制电路通过增大增益来响应所需要的时间。通常通过在AGC管脚接电阻和电容的方式来调节响应时间和释放时间的时间常量。

下一个阶段的信号调整,是由输入滤波器完成的。由于模拟信号的存储采用的是取样存储技术，因此输入滤波器需要去掉输入的取样频率中一半以上的输入频率分量。在滤波器对输入的信号进行调整后，由输入滤波器输出到模拟收发器中，再经由模拟收发器存储到存储器阵列中。同时，由定时器产生的采样时钟也将用于存储阵列的地址译码,以便输入信号能顺序地写入存储阵列中。

录入的模拟电平信号在采样时钟的控制下，顺序地从模拟存储阵列中解码出来，恢复成原始的输入采样波形。在输出电路上，平滑滤波器去掉采样频率分量，恢成原始的语音波形。恢复后的语音波形再通过一个模拟的多路开关连接到功率放大器输入端，经由功率放大器放大后，从两个输出管脚SP+、SP-直接驱动扬声器BL播放BM录制的声音。

ISD2560合成芯片中的每个EEPROM存储单元等效于8个存储器。信号写入存储单元的方式是闭环方式。取样保持电路会在编程的周期内保持数据，并将存储的模拟电压提供给比较器的一个输入端。比较器的另一个输入是存储单元本身的输出。在多次语音信号的写入过程中,电子被“泵入”存储器阵列，并使存储器电平反馈给比较器。当比较器的信号，也就是存储单元的输出电压等于取样保持电平时，该存储阵列的编程即行停止。每一次的写入，都使极少量的电荷注入存储单元以建立系统的分辨率，从而保证了最低的充电量。

一个存储单元在存入语音信号的同时，会自动地消除这个存储单元中原有的语音信号，这就实现了对存储空间的合理利用。

2.引脚功能及应用电路的设计

图 3.3-2 ISD2560的DIP封装引脚图

ISD2560的DIP封装图如图3.3-2所示，各个引脚地功能如下:

MCINI(17脚):话筒前置放大器端,用于放大1-20mV范围内的信号。

MCIREF(18脚):话筒补偿端,是话筒前置放大器的反向输入端。

AGC(19脚):自动增益控制端。

ANAOUT(21脚):模拟输出端，是前置放大器的输出。

ANANI(20脚):模拟输入端,本端为芯片录音信号输入。

EOM (25脚):EOM标志在录音时由芯片自动插入到该信息的结尾。放音遇到EOM时，本端输出低电平脉冲。芯片内部能检测电源电压，维护信息的完整性，当电压低于3.5V时，本端变低,芯片只能放音。

OVF (22脚)：芯片处于存储空间末尾时，本端将输出低电平脉冲表示溢出，

之后本端状态跟随CE端的状态，直到PD端变高。

Sp+、SP-(14、15脚):扬声器输出端。

AUXIN(11脚)：辅助输入端,当CE和P/R为高电平时，不进行放音，或OVF处入放音溢出状态时，本端的输入信号通过内部功放驱动喇叭输出端，只能进行放音。

XCLK(26脚):外部时钟端,本端内部有下拉元件,不用时应接地。

VccD、VccA(28、16脚):数字电源、模拟电源，尽可能在靠近供电端处相连。

VssD、VssA(12、13脚):数字地和模拟地,这两端最好在引脚焊盘上相连。

AO/MO一A6/M6,A7一Ag(1~9脚):地址线。

CE (23脚):本端变低电平后(并且PD为低),允许进行录放操作,芯片在本端的下降沿时将锁存地址线和P/R端的状态。

PD(24脚):本端拉高时芯片停止工作,进入不耗电的节电状态,芯片发生溢出,即OVF端输出低电平脉冲后,要将本端短暂变高，复位芯片,才能使芯片再次工作。

P/R (27脚):本端状态在CE的下降沿时锁存。接高电平时选择放音,接低电平时选择录音。

AT89S51与ISD2560的接口电路见图3.3-3所示。利用该电路可以方便地实现本次防盗系统的安全提示和报警功能。