数字电路实验报告资料
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验报告
姓名：张珂
班级：10级8班
学号：2010302540224
实验一：组合逻辑电路分析一．实验用集成电路引脚图
1．74LS00集成电路
2．74LS20集成电路
二、实验内容
1、组合逻辑电路分析
逻辑原理图如下：
U1A 74LS00N
U2B
74LS00N
U3C
74LS00N X1
2.5 V
J1
Key = Space J2
Key = Space J3
Key = Space J4
Key = Space
VCC
5V
GND
图1.1组合逻辑电路分析
电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1
表1.1 组合逻辑电路分析真值表
实验分析：
由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题：
密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：
U1A
74LS00N
U2B
74LS00N
U3C 74LS00N
U4D 74LS00N
U5D 74LS00N
U6A
74LS00N U7A
74LS00N
U8A
74LS20D GND
VCC
5V
J1
Key = Space
J2
Key = Space
J3
Key = Space
J4
Key = Space
VCC
5V
X1
2.5 V
X2
2.5 V
图 2 密码锁电路分析
实验真值表记录如下：
实验真值表 A B C
D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1
1 1
0 1
表1.2 密码锁电路分析真值表
实验分析：
由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
实验心得
1.本次实验对元件74LS00和74LS20的端口熟悉了很多，大致记住了哪些端口是与非门的输入端，哪些是输出端。
2.熟悉了面板，知道怎样换器件以及电源、开关的位置。
3.熟悉了基本逻辑电路的分析方法和及其逻辑功能的分析，熟悉了各类门的实物元件以及元件的使用和线路连接。
4.知道了利用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。
实验二 组合逻辑实验（一）
半加器和全加器
一．实验目的
熟悉使用门电路设计组合电路的原理和方法步骤。 二．预习内容
1．复习用门电路设计组合逻辑电路的原理和方法步骤 2．复习二进制数的运算。
1） 用与非门设计半加器的逻辑图
2） 完成用疑异或门、与或非门、与非门设计全加器的逻辑图 3） 完成用异或门设计的3变量判奇电路原理图 三．参考元件
四．实验内容
1、用与非门组成半加器 由理论课知识可知：
i S =i i A B ⊕=i i i i AB A B +=i i i i i i A B A A B B ∙∙∙ i C =i i A B =i i A B 逻辑原理图如下：
U1A 74LS00D
U2B
74LS00D
U3C 74LS00D
U4D
74LS00D
U5A
74LS00D
VCC
5V
GND
J1
Key = Space
J2
Key = Space
X1
2.5 V
X2
2.5 V
图 1.1与非门设计半加器电路图
真值表如下： A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 表2.1 半加器实验结果记录表格
2、用异或门、与或非门、与非门组成全加器 由理论课知识可知：
i S =1i i i A B C -⊕⊕ i C =1()i i i i i A B A B C -+⊕ 根据上式，设计如下电路：
U3A
74LS00D
GND
VCC
5V
J1
Key = Space J2
Key = Space
J3
Key = Space
X1
5 V
GND
U4A
74LS51D
VCC
6
7
U1A
74LS136D
U2B
74LS136D
12
3
4
X2
5 V
5
图 2.2用异或门、与或非门、与非门设计的全加器
真值表如下: