第21章触发器和时序逻辑电路

当 T＝0 时，时钟脉冲作用后，触发器状态不变 Qn+1=Qn
当 T＝1 时，触发器具有计数功能，即 Qn+1= Q n
3、 将 D 触发器转换为 T’触发器
将 D 触发器的 D 端与 Q 端相连，就转换为 T’触发器，
其逻辑功能是每来一个时钟脉冲，翻转一次，即
Qn+1= Q n ，具有计数功能。
作业：P332 21.1.4、21.1.6、21.1.8
将可控 R、S 触发器的 Q 端联到 S 端，Q 端联到 R 端。在时钟脉冲端 C 加上计数脉冲，这
样的触发器具有计数的功能，来一个计数脉冲它能翻转一次，翻转的次数等于脉冲的数目，所 以可以用它来构成计数器。
G3 和 G4 门分别受 Q 和 Q 控制，作为导引电路，当计数脉冲加到 C 端时，G3 和 G4 只有一
2） J＝0，K＝1，置 0 主触发器的 S＝0 若 Q＝0 则 R＝0 保持“0”态，若 Q＝1,则 R＝1 置“0”
3） J＝1 K＝0，置 1 主触发器的 R＝0，若 Q＝0 则 S＝1 置“1”，若 Q＝1 则 S＝0 则保持“1”
4）J＝1 K＝1 Qn 主触发器的 R，S 决定于 Q，若 Q＝1，则 S＝0 R＝1，置“0”，若 Q＝0 则 S＝1 R＝0 置“1”，即翻转
二、本章教学内容和课时安排
章节序号及名称 21.1 双稳态触发器
21.2 寄存器
主要内容 介绍 R－S、J－K、D 触发器的逻辑功能及不同 结构触发器逻辑功能的转换。 介绍寄存器电路的组成及工作原理。
学时分配 1.5 学时 0.5 学时
21.3 计数器的分析
介绍二进制计数器、 十进制计数器的逻辑功能； 分析由不同触发器组成的计数器电路。
6
三．D 触发器 D 触发器主要是维持阻塞型的。前沿触发。 电路、符号、状态表及工作波形如图：
四．触发器逻辑功能的转换 根据需要，可将某种逻辑功能的触发器经过改接或附加一些门电路后，转换为另一种触发
器。 1、 将 JK 触发器转换为 D 触发器
河北工业大学电工学教案
7
当 D＝0 时，即 J＝0，K＝1 C 的后沿翻转（或保持）“0”态 当 D＝1 时，即 J＝1，K＝0 C 的后沿翻转（或保持）“1”态 即，输出端 Q 的状态随着输入端在 D 的状态而变化，但总比输入端状态的变化晚一步，即 Qn+1=Dn 2、 将 JK 触发器转换为 T 触发器
这种触发器不会“空翻”。因 C＝1 期间，从触发器的状态不会改变，而等到 C 下跳为“0” 时，从触发器或翻转或保持原态，但主触发器的状态也不会改变，逻辑功能分析如下： 1）J＝0，K＝0，Qｎ
当 C＝1 时，主触发器 S＝0、R＝0，状态保持不变，当 C 下跳时，从触发器的 R、S 与主
触发器的 Q 、Q 相对应，所以保持原态不变。
直接置位端（或直接置“1”端）—— S D
直接复位端（或直接置“0”端）—— R D
分四种情况分析其输出与输入的逻辑关系。
可见，基本 RS 触发器有两个稳定状态，它可直接置位或复位，并具有存储或记忆的功能。
在直接置位端加负脉冲（ S D = 0 ）即可置位；在直接复位端加负脉冲（ R D = 0 ）即可复位。
河北工业大学电工学教案
5
两个触发器的 C 端通过一个非门联接起来。当时钟脉冲来到后，即 C＝1 时，“非”门的输 出为“0”，故从触发器的状态不变，至于这时主触发器是否翻转，要看它的状态以及 J-K 输入 端所处状态而定。当 C 从“1”下跳变为“0”时，主触发器的状态不变，这时“非”门的输出 为“1”主触发器就可以将信号送到从触发器，使两者状态一致，即时钟脉冲来到之前（即 C＝ 0 时）触发器的状态（即从触发器的状态）与主触发器的状态是致的。
R D 和 S D 是直接复位和直接置位端，就是不经过时钟脉冲 C 的控制可以对基本触发器置
“0”或置“1“，一般用在工作之初，预先使触发器处于某一给定状态，在工作过程中不用它 们，不用时处于“1”态。（可悬空）
触发器的输出状态与 R、S 端输入状态的关系可列状态表，Qn 表示 C 来到之前触发器的输 出状态 Qn+1 表示 C 来到之后的状态。 C＝1 时，R 和 S 的状态起作用。 S＝1，R＝0，则 G3 门输出变为“0”向 G1 门送一个置“1”负脉冲，Q 变为“1”态。 S＝0，R＝1，则 G4 门向 G2 门送置“0”负脉冲，Q 变为“0”态。 S＝R＝0，则 G3、G4 门均保持“1”态，不送负脉冲 Q 不变。
QJ
F3
QK
0 1 1 Q20
QJ
F2
QK
0 0 1 Q11
QJ
F1
QK
0 再输入四个移 0 位脉冲，1011 0 由高位至低位 Q11 依次从Q3端输
出。Leabharlann Baidu
Q J 1011 D
F0
QK
1
RD 清零
动画
串行输出方式
5678
移位脉冲
总目录 章目录 返回 上一页 下一页
河北工业大学电工学教案
10
1 C 待D存 1
河北工业大学电工学教案
1
第 21 章 触发器和时序逻辑电路
一、 本章教学目的和要求： 1. 掌握 R－S、J－K、D 触发器的逻辑功能及不同结构触发器的动作特点。 2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑电 路。 3. 学会使用本章所介绍的各种集成电路。 4. 了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。
1
0
1
1
0
1
0
1
0Q3
0Q2
1Q1
0Q1
0
0
0
1
0 Q J 0 Q J 0 Q J0
F3
F2
F1
QK
QK
QK
QJ
F0
QK
从高位向低 位寄依存次数输码 入
1011 D
1 RD 清零
数据依次向左移动，称左移寄存 器，输入方式为串行输入。
1234
移位脉冲
总目录 章目录 返回 上一页 下一页
1 1 输出 0 Q31
一、RS 触发器。 1． 基本 RS 触发器 基本 RS 触发器可由两个“与非”门交叉联接而成。
河北工业大学电工学教案
2
Q、 Q 是触发器的输出端，两者的逻辑状态在正常条件下能保持相反。
这种触发器有两种稳定状态：
置位状态（“1”态）：Q＝1， Q ＝0
复位状态（“0”态）：Q＝0， Q ＝1
相应的输入端分别称为：
21.2 寄存器
寄存器用来暂时存入参与运算的数据和运算结果，主要由触发器构成。一个触发器只能寄 存一位二进制数，要存多位时就得用多个触发器。通常寄存数据的位数和触发器的个数是相等 的，常用的有四位，八位，十六位等寄存器。 寄存器存入和取出数码的方式均有四种，并行和串行 并行输入：数码各位从各对应输入端同时输入到寄存器中 串行输入：数码从一个输入端逐位输入到寄存器中 并行输出：被取出的数码各位在对应于各位的输出端上同时出现 串行输出：被取出的数码在一个输出端逐位出现 寄存器常分为数码寄存器（基本寄存器）和移位寄存器两种，其区别在于有无移位的功能。 一、数码寄存器 数码寄存器只有寄存数码和清除原有数码的功能，没有移位功能，下图为一种四位数码寄存器， 分析其工作原理
S D 和 R D 平时固定接高电平，即都处于“1”态，此时触发器保持原状态不变。实现存储或记
忆功能。但是，负脉冲不可同时加在 S D 和 R D 端。
符号中的小圆圈表示用负脉冲（“0”电平）置位或复位，即低电平有效。 2、可控 RS 触发器
基本触发器是各种双稳态触发器的共同部分，一般触发器还有导引电路（或称控制电路）部分。
数据
Q0 Q1
Q2
Q3
左移寄存器波形图 2345678
11 0
1
1
0
11 0
1011存入寄存器
11
从Q3取出
总目录 章目录 返回 上一页 下一页
四位左移移位寄存器状态表
移位脉冲 Q3 Q2 Q1 Q0 寄 存 数 码 D 移位过程
0
00 0 0 1 01 1 清零
1
00 0 1
0 1 1 左移一位
2
可见，主从型触发器在 C＝1 时，把输入信号暂时存储在触发器中，为从触发器翻转或保持 原态用好准备，到 C 下跳为“0”时，存储的信号起作用，即具有在 C 从“1”下跳为“0”时 翻转的特点，即后沿触发。后沿触发在符号中 C 处画小圆圈。
主从型 JK 触发器在 J=K=1 的情况下的输出波形：
河北工业大学电工学教案
2 学时
本章总学时 6 学时
习题课
时序逻辑电路综合分析。
2 学时
三、引入新内容 组合逻辑电路输出变量的状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态
无关，即组合电路不具有记忆功能。但在数字系统中，为了实现能按一定程序进行运算，需要记忆 功能。时序逻辑电路。它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关， 即时序电路具有记忆功能。
00 1 0
1 1 左移二位
3
01 0 1
1 左移三位
4
10 1 1
左移四位
并行输出
再继续输入四个移位脉冲,从 Q3端串行输出1011数码 右移移位寄存器 动画
总目录 章目录 返回 上一页 下一页
21.3 计数器的分析
计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、
组合电路和时序电路是数字电路的两大类。门电路是组合电路的基本单元，触发器是时序电路 的基本单元。
四、主要内容
21.1 双稳态触发器
触发器按其稳定工作状态可分为双稳态触发器，单稳态触发器和无稳态触发器（多谐振荡器） 等。
双稳态触发器按其逻辑功能可分为 RS 触发器，JK 触发器，D 触发器和 T 触发器等， 按其结构可分为主从型触发器和维持阻塞型触发器。
S＝R＝1，则 G3、G4 门都送负脉冲，使 Q、 Q 均为“1”态，这违背了 Q 与 Q 应该相反的逻辑
要求，当 C 过去后，G1 和 G2 门的输出哪一个将处于“1”态是不变定的，这种不正常情况应避 免出现。
其工作波形如图。
河北工业大学电工学教案
4
可控 R、S 触发器的逻辑功能比基本触发器多一些，它不但可实现记忆和存储还具有计数 功能。
河北工业大学电工学教案
8
在寄存指令来到之前，1~4 四个“与非”门的输出全为“1”。由于经过清 0，F0~F3 四个基本 RS 触发器均处于“0”态，当“寄存指令”来到时（正脉冲），设输入的二进制数为“1011”，则“与 非”门 4.2.1 输出为“0”，即输出置“1”负脉冲，使 F3 F1 F0 置“1”，F2 不变，这样就把 数码存入进去，若要取出时，可给“与非”门 5~8“取出指令”（正脉冲），各位数码就在输出 端 Q0~Q3 上取上，在未给“取出指令”时，Q0~Q3 均为“0”。 也可由 D 触发器构成：
分频、时序控制等。
计数器可分为
加法计数器
减法计数器
(按计数功能 )
可逆计数器
个会产生负脉冲。这个负脉冲恰巧能使上面的基本触发器翻转。 但是这种电路要求在触发器翻转之后，计数正脉冲的高电平及时降下来，即计数脉冲宽度
合适，如果宽了，在触发器翻转之后，还会促使触发器产生不应有的新翻转。即在一个时钟脉 冲 C 的作用下，可能引起触发器两次或多次翻转，产生所谓“空翻”现象，造成触发器动作混 乱，为了防止触发器的“空翻”在结构上多采用主从型触发器和维持阻塞型触发器。 二、J- K 触发器。 J - K 触发器由两个可控 RS 触发器组成，两者分别称为主触发器和从触发器。
河北工业大学电工学教案
3
通过它把输入信号引导到基本触发器。 可控 RS 触发器是在基本触发器前面加两个“与非门”构成导引电路。
R 和 S 是置“0”和置“1”信号输入端，C 是时钟脉冲输入端。 在脉冲数字电路中所使用的触发器，往往用一种正脉冲来控制触发器的翻转时刻，这种正 脉冲就称为时钟脉冲 C。它也就是一种控制命令。通过导引电路来实现时钟脉冲对输入端 R 和 S 的控制，故称为可控 RS 触发器。 当时钟脉冲来到之前，即 C＝0 时，不论 R 和 S 端的电平如何变化，G3 门和 G4 门的输出均 为“1”，基本触发器保持原状态不变只有当时钟脉冲来到之后，即 C＝1 时，触发器才按 R、S 端的输入状态来决定其输出状态，时钟脉冲过去后，输出状态不变。
上述两种都是并行输入并行输出的寄存器，抗干扰能力很强。
河北工业大学电工学教案
9
二 移位寄存器
不仅能寄存数码，还有移位的功能。 所谓移位，就是每来一个移位脉冲，寄存器中 所寄存的数据就向左或向右顺序移动一位。
单向移位寄存器 按移位方式分类
双向移位寄存器
总目录 章目录 返回 上一页 下一页
1.单向移位寄存器 动画