集成电路IC测试方法研究

集成电路IC测试方法研究

华中科技大学IC设计中心

陈新武

目录

摘要··················································································I Abstract ················································································I I 1 序言

1.1背景及其意义 (1)

1.2 国内外研究现状 (3)

1.3 本文的主要内容 (5)

2 集成电路可测试性设计的基本概念

2.1DFT的基本概念 (6)

2.2DFT的常用方法 (6)

2.3 系统芯片与IP核 (10)

2.4 自动测试设备（ATE） (11)

2.5 集成电路可测试性设计的挑战 (12)

3 边界扫描测试方法

3.1 边界扫描基本状况 (14)

3.2IEEE Std 1149.1 (14)

3.3IEEE Std 1149.4 (16)

3.4IEEE Std 1149.5 (18)

3.5IEEE Std 1149.6 (20)

3.6 边界扫描测试的发展前景 (22)

3.7 本章小结 (22)

4 全扫描可测试性实现方法

4.1为什么需要扫描测试 (23)

4.2可扫描单元类型 (24)

4.3如何提高故障覆盖率 (28)

4.4 一个实现实例 (41)

4.5本章小结 (42)

5 集成电路的低功耗DFT方法

5.1测试模式下功耗比较高的原因 (43)

5.2基于扫描设计的低功耗DFT方法 (44)

5.3基于非扫描设计的低功耗DFT方法 (47)

5.4本章小结 (52)

6 测试调度问题

6.1为测试调度问题建立数学模型 (53)

6.2解析测试基准电路ITC’02 (56)

6.3测试调度算法 (61)

6.4实验数据的构造 (64)

6.5实验结果与分析 (65)

6.6本章小结 (66)

7 总结与展望

7.1 总结 (68)

7.2 本文的创新点 (69)

7.3 展望 (69)

参考文献 (72)

附录1 一个测试基准举例 (78)