集成电路封装的发展现状及趋势

序号：39 集成电路封装的发展现状及趋势

姓名：张荣辰

学号：

班级：电科本1303

科目：微电子学概论

二〇一五年 12 月13 日

集成电路封装的发展现状及趋势

摘要：

随着全球集成电路行业的不断发展，集成度越来越高，芯片的尺寸不断缩小，集成电路封装技术也在不断地向前发展，封装产业也在不断更新换代。

我国集成电路行业起步较晚，国家大力促进科学技术和人才培养，重点扶持科学技术改革和创新，集成电路行业发展迅猛。而集成电路芯片的封装作为集成电路制造的重要环节，集成电路芯片封装业同样发展迅猛。得益于我国的地缘和成本优势，依靠广大市场潜力和人才发展，集成电路封装在我国拥有得天独厚的发展条件，已成为我国集成电路行业重要的组成部分，我国优先发展的就是集成电路封装。近年来国外半导体公司也向中国转移封装测试产能，我国的集成电路封装发展具有巨大的潜力。下面就集成电路封装的发展现状及未来的发展趋势进行论述。

关键词：集成电路封装、封装产业发展现状、集成电路封装发展趋势。

一、引言

晶体管的问世和集成电路芯片的出现，改写了电子工程的历史。这些半导体元器件的性能高，并且多功能、多规格。但是这些元器件也有细小易碎的缺点。为了充分发挥半导体元器件的功能，需要对其进行密封、扩大，以实现与外电路可靠的电气连接并得到有效的机械、绝缘等方面的保护，防止外力或环境因素导致的破坏。“封装”的概念正事在此基础上出现的。

二、集成电路封装的概述

集成电路芯片封装（Packaging，PKG）是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连线，引出接线端并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。此概念称为狭义的封装。

集成电路封装的目的，在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。封装为芯片提供

了一种保护，人们平时所看到的电子设备如计算机、家用电器、通信设备等中的集成电路芯片都是封装好的，没有封装的集成电路芯片一般是不能直接使用的。

集成电路封装的种类按照外形、尺寸、结构分类可分为引脚插入型、贴片型和高级封装。

引脚插入型有DIP、SIP、S-DIP、SK-DIP、PGA

DIP：双列直插式封装；引脚在芯片两侧排列，引脚节距，有利于散热，电气性好。

SIP：单列直插式封装；引脚在芯片单侧排列，引脚节距等特征与DIP基本相同。

S-DIP：收缩双列直插式封装；该类型的引脚在芯片两侧排放，引脚节距为，芯片集成度高于DIP。

SK-DIP：窄型双列直插式封装；芯片的宽度是DIP的二分之一，其他特征与DIP相同。

PGA：针栅阵列插入式封装；封装底面垂直阵列布置引脚插脚，插脚节距为或，插脚数可达数百脚。用于高速且大规模或超大规模的集成电路。

贴片型有SOP、TSOP-1、TSOP-2、SSOP、QFP、SOJ、PLCC等。

SOP：最常用的贴片器件。标称尺寸分为：150mil、225mil、300mil、450mil、525mil、600mil。常用的有150mil、300mil、450mil。脚间距均为，引脚数<16时其标称尺寸一般为150mil，引脚数=20时其标称尺寸分为225mil和300mil

两种。宽度为225mil的俗称窄体，宽度为300mil的俗称宽体。

TSOP-1：标称尺寸不做要求，脚间距为和两种。该封装厚度较薄，多用于空间较小的场合。

TSOP-2：标称尺寸分为300mil、400mil、500mil、550mil。脚间距分为、、。

SSOP：标称尺寸分为175mil、225mil、300mil、375mil、525mil。脚间距分为、、。该封装体积小，多适用于空间较小的场合。

SOJ：标称尺寸分为300mil和400mil两种，一般多选用300mil。脚间距均为。

PLCC：外型为方型，所以没有标称尺寸可分。脚间距均为。引脚数分为24、28、32、44、52、68、84。

QFP：按器件厚度不同衍生出LQFP、TQFP、MQFP。其脚间距分为、、、、。引脚数可大至240脚，多用于超大规模集成电路的封装。

BGA：外型为方型，引脚为针刺矩阵排列。脚间距为，多用于军工级器件上。

SOT-23：引脚数较少，最多6脚，属于微型封装器件。多用于二、三极管的封装。

高级封装有：柔性基片CSP，硬质基片CSP，引线框架CSP，圆片级CSP，叠层CSP。

柔性基片CSP：柔性基片CSP的IC载体基片是柔性材料制成的，主要是塑料薄膜。在薄膜上制作有多层金属布线。采用TAB键合的CSP，使用周边焊盘芯片。

硬质基片CSP：硬质基片CSP的IC载体基片是用多层陶瓷或多层布线层压树脂板制成的。

引线框架CSP：引线框架CSP，使用类似常规塑封电路的引线框架，它的尺寸大小，厚度薄，并且它的指状焊盘伸入到芯片内部区域。引线框架CSP多采用引线键合来实现芯片焊盘与引线框架CSP焊盘的连接。

圆片级CSP：圆片级CSP先是在圆片上进行封装，并以圆片的形式进行测试，老化筛选，其后再将圆片分割成单一的CSP电路。

叠层CSP：把两个或两个以上芯片重叠粘附在一个基片上，再封装起来而构成的。

三、集成电路封装业发展状况

在集成电路产业市场和技术的推动下，集成电路封装技术不断发展，大体经历以下三个技术阶段的发展过程：

第一阶段是1980年之前以为代表的通孔插装(THD)时代。这个阶段技术特点是插孔安装到PCB上，主要技术代表包括TO(三极管)和DIP(双列直插封装)，其优点是结实、可靠、散热好、功耗大，缺点是功能较少，封装密度及引脚数难以提高，难以满足高效自动化生产的要求。

第二阶段是1980年代开始的表面贴装(SMT)时代，该阶段技术的主要特点是引线代替针脚，由于引线为翼形或丁形，从两边或四边引出，较THD插装形式可大大提高引脚数和组装密度。最早出现的表面贴装类型以两边或四边引线封装为主，主要技术代表包括SOT(小外形晶体管)、SOP(小外形封装)、QFP(翼型四方扁平封装)等。采用该类技术封装后的电路产品轻、薄、小，提升了电路性能。性价比高，是当前市场的主流封装类型。

在电子产品趋小型化、多功能化需求驱动下，20世纪末期开始出现以焊球代替引线、按面积阵列形式分布的表面贴装技术。这种封装的I/O是以置球技术以及其它工艺把金属焊球(凸点)矩阵式的分布在基板底部，以实现芯片与PCB 板等的外部连接。该阶段主要的封装形式包括球状栅格阵列封装(BGA)、芯片尺寸封装(CSP)、晶圆级芯片封装(WLP)、多芯片封装(MCP)等。BGA等技术的成功开发，解决了多功能、高集成度、高速低功耗、多引线集成电路电路芯片的封装问题。

第三阶段是21世纪初开始的高密度封装时代。随着电子产品进一步向小型化和多功能化发展，依靠减小特征尺寸来不断提高集成度的方式因为特征尺寸越来越小而逐渐接近极限，以3D堆叠、TSV(硅穿孔)为代表的三维封装技术成为继