第三章 逻辑门电路

B
不能导电。
vGS>0时
源极与 衬底接 在一起
VGS VDS S GD
N沟道
N
N
P
vGS足够大时 （vGS>VGS(th)），
形成电场G—B,把 衬底中的电子吸引 到上表面，除复合 外，剩余的电子在 上表面形成了N型 层（反型层）为D、 S间的导通提供了 通道。
VGS(th)称为阈值电压(开启电压）
可
变
电
阻
区
放大区
截止区
来自百度文库
当VGS >VGS (th) 时
形成导电沟道，MOS管进入导通状态。
② 放大区（恒流区）：当uDS比较大时，iD仅取决于UGS,此时 D-S之间可以看成一个受UGS控制的恒流源.
③ 可变电阻区： uDS 较小，电阻很小 RON<1kΩ
三、MOS管的基本开关电路
当vGS<VGS(th)，管子截止， iD = 0, ROFF > 109Ω VGS >VGS (th) 时,管子导通，iD∝ V 2GS，RON<1kΩ
PN结
半导体层
S (Source)：源极 D (Drain)： 漏极
G (Gate)：栅极 B (Substrate):衬底
以N沟道增强型（NMOS）为例：
D G
S
简化符号
vGS=0时
vGS vDS iD=0
S GD
N
N
D、S间 相当于两 个背靠背 的PN结
P
S
D
不论D、S间有无
电压，均无法导通，
无特殊声明，一律采用正逻辑。
获得高、低电平的基本原理
输
入 信
vI
号
Vcc
S1
输
vo
出 信
号
S2
单开关电路
图3.1.3 互补开关电路
S 可由二极管、三极管或 MOS 管实现
高/低电平都允许有一定的变化范围
半导体基础知识（1）
• 本征半导体：纯净的具有晶体结构的半导体。
• 常用：硅Si，锗Ge
两种载
中的二极管已进入导通状态。
注意：由于门电路输入端的绝 缘层使输入的阻抗极高，若有 静电感应会在悬空的输入端产 生不定的电位，故CMOS门电 路的输入端不允许悬空。
输入端经过电阻接地时，为逻辑低电平。 输入端经过电阻接电源时，为逻辑高电平。
二、输出特性
1.低电平输出特性VOL f ( IOL )
二、输出特性
半导体基础知识（4）
• PN结的单向导电 性
• 外加反向电压
半导体基础知识（5）
• PN结的伏安特性
正向导通区
反向截止区 反向击穿区
V
i I S(e VT 1)
VT
nkT q
K:波耳兹曼常数 T:热力学温度 q: 电子电荷
3.2 半导体二极管门电路
• 二极管Diode的结构： PN结 + 引线 + 封装构成
当vGS< VGS(off)(负值），管子截止， iD = 0； vGS > VGS(off) 时,管子导通
耗尽型PMOS
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.8 耗尽型PMOS管的符号
当vGS> VGS(off)(正值），管子截止， iD = 0； vGS < VGS(off) 时,管子导通。
+VDD
D3
D2
C1
TP
输入端保护电路
vi RS
D1
vo
TN
C2 VSS
在正常的输入信号范围内，
即–0.7V< vI <(VDD+0.7)V时输
入电流iI ≈0。(因为CMOS门电
路的GS间有一层绝缘的SiO2薄 层。)
iI (mA)
-0.7 0 VDD + 0.7 vI (V)
在–0.7V ～ (VDD+0.7)V以外的区 域， iI从零开始增大，并随vI增 加急剧上升，原因是保护电路
A BY 0 00 0 10 1 00 1 11
3.2.3 二极管或门电路
设 VCC＝5V， VIH＝3V，VIL＝0V， VON＝0.7V
A
B
D1
D2
Y
0V
0V 截止 截止 0V
0V
3V 截止 导通 2.3V
3V
0V 导通 截止 2.3V
3V
3V 导通 导通 2.3V
A BY 0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
AB段 ：VI VGS(TH )N
TP导 通 ，TN 截 止 VO VOH VDD
CD段 ：VI VDD VGS(TH )P
TN 导 通 ，TP 截 止 VO VOL 0
BC段 ：VGS(TH )N VI VDD VGS(TH )P
T1 ,T2同 时 导 通
若T1 ,T2参 数 完 全 对 称 ，VI
可以通过改变vGS的大小来控制iD的大小。
二、输入特性和输出特性
1.输入特性 对于共源极接法的电路，栅极和衬底之间被二氧
化硅绝缘层隔离，所以栅极电流为零。
2.输出特性
二、输入特性和输出特性
可
变
电
阻
区
放大区
截止区
① 截止区：
当vGS<VGS(th)，未形成导电沟道，管子截止， iD = 0, ROFF > 109Ω
1 2
V
DD时
，VO
1 2 VDD
反相器的阈值电压VTH
二、电流传输特性
CMOS反相器 在使用时应尽 量避免长期工 作在BC段。
TN截止
同时导通
TP截止
三、输入噪声容限
输入端噪声容限：是指在保证输出高、低电平基本不变 （不超过规定范围）时，允许输入信号高、低电平的波动范围
VOH（min）－输出高电平最小值 VOL（max）－输出低电平最大值 VIH（min）－输入高电平最小值 VIL（max）－输入低电平最大值
流子
半导体基础知识（2）
• 杂质半导体 • N型半导体
多子：自由电子 少子：空穴
半导体基础知识（2）
• 杂质半导体 • P型半导体 多子：空穴 少子：自由电子
半导体基础知识（3）
• PN结的形成 • 空间电荷区（耗
尽层） • 扩散和漂移
半导体基础知识（4）
• PN结的单向导电 性
• 外加正向电压
一、电路结构
+
② 当vI＝VDD时， T1截止， T2管导通
PMOS G NMOS G
S
D D S
+VDD
TP S
vO
TN RONN
vOL 0
静态下，无论vI是高电平还是低电平，T1、T2总有 一CM个O截S止反，相因器此电C路MOS反相器的静态功耗极小。
二、电压传输特性
输出电压随输入电压变化的曲线。
规定3V以上为1 0.7V以下为0
A BY 0 00 0 11 1 01 1 11
二极管构成的门电路的缺点
• 电平有偏移 • 带负载能力差
为什么不宜 将多个二极 管门电路串 联起来使用？
• 只用于IC内部电路
3.3 CMOS门电路
3.3.1 MOS管的开关特性
一、MOS管的结构
金属 层
氧化物 层
A
B
D1
D2
Y
0V
0V 导通 导通 0.7V
0V
3V 导通 截止 0.7V
3V
0V 截止 导通 0.7V
3V
3V 导通 导通 3.7V
A
B
D1
D2
Y
0V
0V 导通 导通 0.7V
0V
3V 导通 截止 0.7V
3V
0V 截止 导通 0.7V
3V
3V 导通 导通 3.7V
规定3V以上为1 0.7V以下为0
二、漏极开路的门电路（OD门） Open－Drain Output
1.结构和符号
OD门
OD门逻辑符号
OD输出与非门74HC03电路结构图
OD门的应用
① 使用OD门时，一定要将输出端通过上拉电阻接电源
VDD2
RL
A
B
Y
OD门工作电路
② 实现电平转换。 UOH VDD 2
②电平转换
由于OD门的高电平可以通过外加电源改变，故它 可作为电平转换电路。一般CMOS与非门的电平0 ~12V， 而TTL门为0 ~ 3.6V。若需要将逻辑电平为的逻辑电平， 只要将负载电阻接到5V电源即可。
RL(max) RL RL(min)
三、 CMOS传输门 (TG 门 — Transmission Gate)
1.电路结构及逻辑符号
图3.3.35 CMOS传输门 其中T1为NMOS管， T2为PMOS管，C和C为一对互补控制信号
TG门的工作状态
若TG门的一端接输入电压vI，另一端接负载电阻RL
VNH VOH(min) VIH (min) 噪声容限－－衡量门电路V的NL抗干VI扰L(m能ax) 力V。OL(max) 噪声容限越大，表明电路抗干扰能力越强。
3.3.3 CMOS反相器的静态输入输出特性
一、输入特性
因为MOS管的栅极和衬底之间存在着以SiO2为介质 的输入电容，而绝缘介质非常薄，极易被击穿，所以应采 取保护措施。
• 增强型 大量正离子 • 耗尽型
导电沟道
PMOS管
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.4 增强型PMOS管的符号
vGS
<VGS
(th)
时,管子导通，iD∝
V
2
GS
当vGS>VGS(th)，管子截止， iD = 0
耗尽型NMOS
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.6 耗尽型NMOS管的符号
VDD
＋5V
CMOS
RL
A＆
＆
TTL
1Y
B
图2.3.30 OD门在电平转换的应用
OD门的应用
③ 可以实现线与功能
Y Y1 Y2 (AB)(CD ) (AB CD)
④ 上拉电阻RL的计算
设有n 个OD门的
输出端并联使用，负载 为CMOS与非门的输入 端，电路如图 所示
＆ IOH
VDD
RL
I RL
IIH
＆
＆ IOH
IIH
＆
① OD门输出为高电平 n
m
当所有的OD门 输出管截止输出为高 电平时，其电流的方 向如图 所示
＆ IOH
IIH
＆
OD输出为高电平带负载的情况
若OD门输出管输出
管截止时的漏电流为IOH，
负载门高输入为电平时的
输入电流为IIH，n为并联
OD门（驱动门）的个数，
m为负载门输入高电平电 n
PMOS G NMOS G
3.3.2 CMOS反相器
Complementary metal semiconductor +
一、电路结构
S ① 当vI＝0时， T2截止， T1管导通
D
+VDD
D
TP RONP
vOH
Roff Roff Ron
VDD
VDD
vO
(Ron Roff )
S
TN S
CMOS反相器电路
设RL>> RON， VIH＝ VDD， VIL＝0。C的高低电平为 VDD和0，则
① C＝0， C＝1
2.高电平输出特性VOH f (IOH )
3.3.4 CMOS反相器的动态特性
一、传输延迟时间
输出电压变化落后于输入电压变化的时间。
1 t pd 2 (t pLH t pHL )
3.3.5 其他类型的CMOS门电路
一、其他逻辑功能的门电路 1. 与非门
Y (AB)
A B
Y
2.或非门
Y (A B)
当vI=vGS<VGS(th)时，MOS管工作在截止区。D-S间
相当于断开的开关，vO≈vDD.
当vI>VGS(th)且vI继续升高时，MOS管工作在可变 电阻区。MOS管导通内阻RON很小，D-S间相当于闭合
的开关,vO≈0。
四、等效电路
OFF ，截止状态
ON，导通状态
五、MOS管的四种类型
第三章 门电路
半导体二极管门电路 CMOS门电路 TTL门电路
3.1 概述
门电路 实现各种逻辑运算的逻辑器件。
门电路中以高/低电平表示逻辑状态的1/0
正逻辑：高电平表示1，低电平表示0 负逻辑：高电平表示0，低电平表示1
正
5V
逻
1 2.4V
辑
0.8V 0 0V
负
5V
逻
0
辑
2.4V
1 0.8V 0V
RL IL
＆
IOL (max)
IIL
＆
际流向如图所示。其中IIL 是每个负载门低电平输入
IIL
＆
＆
电流的绝对值；IOLmax是 OD门最大允许的负载电
流。，则
n ＆
m I IL
＆
(VDD VOL RL
)
m
I IL
IOLmax
RL
VD D IOLmax
VOL m I IL
RL(min)
OD低电平输出时用带负载的情况
P
N
二极管的符号
二极管的几种外形
3.2.1 二极管的开关特性
高电平：VIH=VCC 低电平：VIL=0
• VI=VIH D截止，VO=VOH=VCC
• VI=VIL D导通，VO=VOL=0.7V
二极管的开关等效电路：
二极管的动态电流波形：
3.2.2 二极管与门电路
设 VCC＝5V， VIH＝3V，VIL＝0V， VON＝0.7V
A B
Y
带缓冲极的CMOS门
或非门 缓冲器 与非门
F ((A B)) (AB)
二、漏极开路的门电路（OD门） Open－Drain Output
为什么需要OD门？ 普通与非门输出不能 直接连在一起实现“线与”！
A
B
Y
C
D
1
产
生
一
个
很
大
的
电
0
流
Y (AB) (CD)
需将一个MOS管的漏极开路构成OD门。
流的个数，则有
＆ IOH
VDD
RL IRL
IIH
＆
＆ IOH
IIH
＆
m
＆ IOH
IIH
＆
VDD RL (nIOH mIIH ) VOH
RL
VDD VOH nIOH mI IH
RL(max)
OD输出为高电平带负载的情况
② OD门输出为低电平
VDD
当只有一个OD门输 出管导通时，其电流的实