数模模数转换原理

②不论模拟开关接到运算放大器的反相输入端（虚地）还是接
到变从。地参，也考就电是压不论端输输入入数字的信电号流是1为还：是0I，R各EF支=路的V电RRE流F REF
I'3 R
I'2 R
I'1 R
I'0
+VREF
I3
I2
I1
I0
2R
2R
2R
2R
2R
S3
S2
S1
S0
iF RF
－
i
uo
+
d3
拟电流io=Ki×D。其中Ku或Ki为电压或电流转换比例系数，D
为输入二进制数所代表的十进制数。如果输入为n位二进制 数dn-1dn-2…d1d0，则输出模拟电压为：
uo = Ku (dn−1 ⋅ 2n−1 + dn−2 ⋅ 2n−2 + L + d1 ⋅ 21 + d0 ⋅ 20 )
2．D/A 转换器的主要技术指标
FF5 1D
Q4
Q4
&
C1
FF4 Q3 1D
&
C1
FF3 1D
Q2
Q2 C1
FF2 1D
Q1
&
d1 VREF/14≤ui ＜ 3VREF/14
&
时，7个比较器中只有C1
输出为1，CP到来后，只
有 触 发 器 FF1 置 1 ， 其 余 触发器仍为0。经编码器
编码后输出的二进制代
& d0 码为d2d1d0=001。
S0
i
设RF=R/2
iF RF
－ uo
+
d3
d2
d1
d0
i = I0d0 + I1d1 + I2d2 + I3d3
= VREF 8R
d0
+
VREF 4R
d1
+
VREF 2R
d2
+
VREF R
d3
=
VREF 23 R
(d3
⋅
23
+
d2
⋅
22
+
d1
⋅
21
+
d0
⋅
20 )
uo
=
− RF iF
=
−
R 2
⋅i
S3
S2
S1
S0
iF RF
－
i
uo
+
d3
d2
d1
d0
i = I0d0 + I1d1 + I2d2 + I3d3
=
(1 16
d0
+
1 8
d1
+
1 4
d2
+
1 2
d3
) VREF R
=
VREF 24 R
(d3
⋅ 23
+
d2
⋅
22
+
d1
⋅
21
+
d0
⋅ 20)
uo
=
− RF iF
=
− RF i
=
− VREF RF 24 R
为止。比较完毕后，寄存器中的状态就是所要求的数字量输
出。
ui
uo
－C+
uc=
=1(ui< uo) uc =0(ui≥uo)
3位逐次逼近型A/D转换器
3 位 D/A 转换器
FFA Q 1S C1 1R
FFB Q 1S C1 1R
FFC Q 1S C1 1R
≥1 G4
≥1 G5
G1
G2
G3
&
&
&
& d2(22)
后，触发器FF1、 FF2、
FF3置1。经编码器编码
后输出的二进制代码为
d2d1d0=011。
d0 依此类推，可以列出ui
&
为不同等级时寄存器的
状态及相应的输出二进
制数。
输入模拟电压
ui
(0
~
1 14
)V
REF
(
1 14
~
3 14
)V
REF
(
3 14
~
5 14
)V
REF
(
5 14
~
7 14
)V
REF
uo(V)
转
7 6
换
5
特
4
性
3
2
1
D
0
000 001 010 011 100 101 110 111
D/A转换器的转换特性，是指其输出模拟量和输入数字量之 间的转换关系。图示是输入为3位二进制数时的D/A转换器的 转换特性。理想的D/A转换器的转换特性，应是输出模拟量 与输入数字量成正比。即：输出模拟电压 uo=Ku×D或输出模
D/A转换器的转换精度是指输出模拟电压的实际值与理想值
之差，即最大静态转换误差。
（3）输出建立时间
从输入数字信号起，到输出电压或电流到达稳定值时所需要
的时间，称为输出建立时间。
2.2 D/A转换器的构成
1．二进制权电阻网络 D/A 转换器
+VREF
IREF R
I3
I2
I1
I0
2R
4R
8R
S3
S2
S1
（1）分辨率 分辨率用输入二进制数的有效位数表示。在分辨率为n位的
D/A转换器中，输出电压能区分2n个不同的输入二进制代码状 态，能给出2n个不同等级的输出模拟电压。
分辨率也可以用D/A转换器的最小输出电压与最大输出电压 的比值来表示。10位D/A转换器的分辨率为：
（2）转换精度
1 = 1 ≈ 0.001 210 − 1 1023
R/2
VREF 比较器
－+C7
R
－+C6
R
－+C5
R
ui
－+C4
R
－+C3
R
－+C2
R
－+C1
R/2 CP
寄存器 3.2编码A器/D转换器的构成
1D
C1 FF7
Q7
1．并联比较型
A/Dd2
转较0≤换器u器i输＜出VR全EF/为140时，，CP7个到比来
1D
C1
Q6
FF6 1D
Q5
&
C1
后，7个触发器都置0。 经编码器编码后输出的 二 进 制 代 码 为 d2d1d0 ＝ 000。
D2
D3
VCC(+5V)
2.4kΩ
5 13 14
6
+VREF(+5V) 2.4kΩ
7
15
8
DAC0808
9
2
10 11
4
Io
12 3 16 RL
0.1μF
VEE(-5V)
(b) D/A 转换电路
本节小结：
D/A转换器的功能是将输入的二进制数字信号 转换成相对应的模拟信号输出。D/A转换器根据工 作原理基本上可分为二进制权电阻网络D/A转换器 和T型电阻网络D/A转换器两大类。由于T型电阻 网络D/A转换器只要求两种阻值的电阻，因此最适 合于集成工艺，集成D/A转换器普遍采用这种电路 结构。
如果输入的是n位二进制数，则D/A转换器 的输出电压为：
uo
=
− VREF 2n
(dn−1 ⋅ 2n−1
+ dn−2
⋅ 2n−2
+L+ d1
⋅ 21
+ d0
⋅ 20)
3 A/D转换器
3.1 A/D转换器的基本原理 3.2 A/D转换器的构成
3.3 集成A/D转换器及其应用 退出
3.1 A/D转换器的基本原理
采样定理： f s = 2 f i max
3．A/D 转换器的主要技术指标
（1）分辨率 A/D转换器的分辨率用输出二进制数的位数表示，位数越多， 误差越小，转换精度越高。例如，输入模拟电压的变化范围 为 0 ～ 5V ， 输 出 8 位 二 进 制 数 可 以 分 辨 的 最 小 模 拟 电 压 为 5V×2－8＝20mV；而输出12位二进制数可以分辨的最小模拟 电压为5V×2－12≈1.22mV。 （2）相对精度 在理想情况下，所有的转换点应当在一条直线上。相对精度 是指实际的各个转换点偏离理想特性的误差。 （3）转换速度 转换速度是指完成一次转换所需的时间。转换时间是指从接 到转换控制信号开始，到输出端得到稳定的数字输出信号所 经过的这段时间。
2．采样-保持电路
ui
－A1 +
S
uC － +A2
CH
开关驱
动电路
采样脉冲（f ） S
(a) 电路图
uo, ui
uo
ui uo
0 t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t (b) 波形图
t0时刻S闭合，CH被迅速充电，电路处于采样阶段。由于两个放 大器的增益都为1，因此这一阶段uo跟随ui变化，即uo＝ui。t1时 刻采样阶段结束，S断开，电路处于保持阶段。若A2的输入阻抗 为无穷大，S为理想开关，则CH没有放电回路，两端保持充电时 的最终电压值不变，从而保证电路输出端的电压uo维持不变。
(d3
⋅ 23
+
d2
⋅ 22
+
d1
⋅ 21
+
d0
⋅ 20)
NC GND
VEE Io D7 D6 D5 D4
2.3 集成D/A转换器及其应用
1
16
2
15
3
14
4
13
DAC0808
5
12
6
11
7
10
8
9
(a) 引脚排列图
COP
D0
VREF(-) D1
VREF(+)
D2 D3
VCC
D4
D0
D5
D1
D6 D7
=
− VREF 24
(d3
⋅ 23
+
d2
⋅ 22
+
d1
⋅ 21
+
d0
⋅ 20)
2．倒 T 型电阻网络 D/A 转换器
A
B
C
D
IREF
I'3 R
I'2 R
I'1 R
I'0
+VREF
I3
I2
I1
I0
2R
2R
2R
2R
2R
S3
S2
S1
S0
iF RF
－
i
uo
+
d3
d2
d1
d0
①分别从虚线A、B、C、D处向右看的二端网络等效电阻都是 R。
3VREF/14 ≤ui＜5VREF/14 时，比较器C1、C2输出 d2 为1，CP到来后，触发
器FF1、FF2置1。经编码 器编码后输出的二进制
代码为d2d1d0＝010。
5VREF/14≤ui ＜ 7VREF/14
&
d1
时 ， 比 较 器 C1 、 C2 、 C3 输 出 为 1 ， CP 到 来
基 本 原 理
码被D/A转换器转换成相应的模拟电压uo，送到比较器中与ui 进行比较。若ui＞uo，说明数字过大了，故将最高位的1清 除 ； 若 ui ＜ uo ， 说 明 数 字 还 不 够 大 ， 应 将 这 一 位 保 留 。 然 后，再按同样的方式将次高位置成1，并且经过比较以后确
定这个1是否应该保留。这样逐位比较下去，一直到最低位
C1 FF1
R/2
VREF 比较器
－+C7
R
－+C6
R
－+C5
R
ui
－+C4
R
－+C3
R
－+C2
R
－+C1
R/2 CP
寄存器
1D Q7
C1 FF7
1D
C1
Q6
FF6 1D
Q5
C1
FF5 1D
Q4
Q4 C1
FF4 Q3 1D
C1
FF3 1D
Q2
Q2 C1
FF2 1D
Q1
C1 FF1
编码器
& & & &
1．A/D 转换器的基本原理
CPS
ui(t)
S
C
us(t)
ADC 的数字
化编码电路
dn-1
数字量输出
d1
(n 位)
d0
ADC 输入模拟电压 采样-保持电路 采样展宽信号
模拟电子开关S在采样脉冲CPS的控制下重复接通、断开的 过程。S接通时，ui(t)对C充电，为采样过程；S断开时，C 上的电压保持不变，为保持过程。在保持过程中，采样的 模拟电压经数字化编码电路转换成一组n位的二进制数输 出。
输出二进制数 d 2 d 1 d0 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
2．逐次逼近型 A/D 转换器
原
理 框 顺序脉冲 图 发生器
输出数字量
输入模拟电压
逐次逼近 寄存器
ui
D/A
转换器
uo
电压 比较器
转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲
首先将寄存器最高位置成1，使输出数字为100…0。这个数
基 本 原
将输入的每一位二进制代码按其权的大小转 换成相应的模拟量，然后将代表各位的模拟
理 量相加，所得的总模拟量就与数字量成正
比，这样便实现了从数字量到模拟量的转
换。
d0
d1 输入
uo 或 io
D/A
输出
dn－1
uo = Ku (dn−1 ⋅ 2n−1 + dn−2 ⋅ 2n−2 + L + d1 ⋅ 21 + d0 ⋅ 20 )
d2
d1
d0
I REF
= VREF R
I3
=
1 2 I REF
= VREF 2R
I1
=
1 8
I
REF
= VREF 8R
I2
=
1 4 I REF
= VREF 4R
I0
=
1 16
I
REF
= VREF 16R
A
B
C
D
IREF
I'3 R
I'2 R
I'1 R
I'0
+VREF
I3
I2
I1
I0
2R
2R
2R
2R
2R
(
7 14
~
9 14
)V
REF
(
9 14
~
11 14
)V
REF
( 11 14
~
13 14
)V
REF
( 13 14
~ 1)V REF
寄存器状态 Q 7 Q6 Q5 Q4 Q2 Q2 Q1 0 0 00 0 0 0 0000 001 0000 011 0000 111 000111 1 0011 111 0111 111 1111 111