《网络系统设计与实验》课程教学大纲

课程教学大纲
《网络系统设计与实验》课程教学大纲
一、课程名称（中英文）
中文名称：网络系统设计与实验
英文名称：Network Systems: Design and Experiments
二、课程代码及性质
待定
专业选修课程
选修
三、学时与学分
总学时：80（理论学时：20学时，实验学时：60学时）
学分：5
四、先修课程
先修课程：《C语言程序设计》、《模拟电路与数字系统III》、《计算机网络》、《计算机网络实验》
五、授课对象
本课程面向通信工程、电子信息工程专业、启明学院信息类数理提高班学生、电信卓越计划实验班、全英文授课留学生通信工程专业开设。

六、课程教学目的（对学生知识、能力、素质培养的贡献和作用）
计算机网络是计算机技术和通信技术密切结合而形成的技术领域，是当今信息与通信工程学科的重要技术之一，兼具理论基础知识
和工程实践密切结合的特点。

本课程的教学设计和内容安排，培养学生具有设计一个通信系统、一个通信部件或一个通信过程的能力，建立以实践教学为主线的工科人才培养新模式。

本课程的教学目的与任务是：
1. 从系统观点，理解多种计算机网络面临的问题和挑战，应用基本原理、方法和工具，设计基本网络协议，并基于Xilinx Zynq嵌入式开发板，实现网络协议和系统；
2. 掌握基于ARM处理器的Xilinx Zynq嵌入式系统的配置和编程技术，掌握Xilinx Vivado等软件设计工具链，掌握软硬件协同设计方法；
3. 理解和掌握关键嵌入式系统技术，应用于网络系统设计和实现，包括Zynq片上系统设计方法，FPGA IP核设计方法，AXI接口，嵌入式Linux系统等；
4. 基于Xilinx Zynq嵌入式系统设计和实现数据链路层网络协议，应用软硬件协同设计方法，设计和实现交换机和路由器。

5.了解软件定义网络技术的新发展和趋势，基于Xilinx Zynq嵌入式系统设计和实现软件定义网络原型系统。

七、教学重点与难点：
课程重点：Xilinx Vivado软件设计工具链，软硬件协同设计方法，基于Xilinx Zynq嵌入式Linux系统、嵌入式系统接口、FPGA IP核设计方法，驱动程序编程、中断程序编程、I2C控制器、软件定义网络技
术
课程难点：
软硬件协同设计方法、嵌入式系统接口、FPGA IP核设计方法、驱动程序编程、中断程序编程、I2C控制器
八、教学方法与手段：
教学方法：讲授法，提问法，课堂讨论法，演示法，实验法
教学手段：采用电子教案，基于在线学习视频资源，实施混合式学习
九、教学内容与学时安排
理论部分：20学时，具体内容如下
（一）片上系统简介（教师课堂教学学时（4小时）+ 学生实验学时（8小时））
教学内容：了解Xilinx Zybo Zynq-7000 ARM/FPGA SoC开发板系统架构和资源；了解Xilinx Vivado软件工具链，理解软硬件协同设计方法。

学生实验1：使用Vivado创建嵌入式系统
学生实验2：基于Zybo开发板设计IP核
课后文献阅读：
1.ZYBO Reference Manual, 2014 (pdf)
2.The Zynq Book (pdf)
3.Zynq-7000 All Programmable SoC, Technical Reference Manual,
2015
4.AMBA™ 3 APB ProtocoloC Overview
5.7 Series FPGAs SelectIO Resources, User’s Guide, 2015
6.AXI Reference Guide, Xilinx, 2012
课后作业和讨论：
（二）Vivado与Zynq-7000系列片上系统（教师课堂教学学时（4小时）+ 学生实验学时（8小时））
教学内容：Vivado软件工具组成部分，Zynq-7000系列片上系统设计流程，Zynq XC7Z010-1CLG400C芯片结构，处理系统（PS）及输入/输出接口，编程逻辑（PL）及输入/输出接口，PS和PL的接口，内存地图，时钟生成方法。

学生实验3：基于Zybo开发板实现IP核
学生实验4：基于Zybo开发板编写应用软件
课后文献阅读：
1.Creating and Adding Custom IP, Zynq, Vivado 2014.2 Version,
PPT
2.How to Use the Three AXI Configurations, Xilinx, PPT
3.Embedded System Design Flow on Zynq using Vivado, Xilinx
University Program Workshop
4.AXI Reference Guide, UG761 (v13.4) January 18, 201, Xilinx
5.ZYNQ Book Tutorials: Tutorial 4: IP Creation; Exercise 4A:
Creating IP in HDL
6.The ZYNQ Book – Chapter 19, AXI Interfacing
7.ARM AMBA AXI Protocol v1.0: Specification: Chapter 1:
Introduction; Chapter 2: Signal Descriptions; Chapter 3: Channel
Handshake; Chapter 4: Addressing Options; Chapter 9: Data Buses
8.P. Schaumont, A Practical Introduction to Hardware/Software
Codesign, 2nd Ed. Chapter 10: On-Chip Buses
9.M.S. Sadri, ZYNQ Training (presentations and videos) ：Lesson 1 :
What is AXI? Lesson 2 : What is an AXI Interconnect? Lesson 3 :
AXI Stream Interface
课后作业和讨论：
（三）Zybo板卡资源、接口、外设、驱动（教师课堂教学学时（4小时）+ 学生实验学时（8小时））
教学内容：Zybo板卡资源及管脚分配，Zybo板卡和Vivado软件接口文件、AXI接口，Zybo板卡输入/输出接口，XGIO驱动、定制IP核、中断机制、I2C控制器及驱动程序
学生实验5：基于Zybo开发板编写中断软件
学生实验6：基于Zybo开发板编写调试软件
课后文献阅读：
1.Xilinx: Zynq-7000 All Programmable SoC, Technical Reference
Manual, UG585 (v1.10) February 23, 2015
2.Altera: SoC FPGA ARM Cortex-A9 MPCore Processor Advance
Information Brief, aib-01020, February 2012 Altera Corporation 3.Altera: Cyclone V Device Handbook, Volume 3: Hard Processor
System Technical Reference Manual, November 2012 Altera Corporation
4.Xilinx Processor IP Library –scutimer v2_0
C:\Xilinx\SDK\2014.4\data\embeddedsw\XilinxProcessorIPLib\ drivers\scutimer_v2_0
5.How to Use Interrupts on the Zynq SoC, Xcell Journal 87
6.ARM® Generic Interrupt Controller, Architecture version 2.0,
Architecture Specification, 2013
7.Chapter 3 I nterrupt Controller, Cortex™-A9 MPCore Revision:
r2p2, Technical Reference Manual, ARM DDI 0407F
8.General purpose I/O (XGpio) device drivers, gpio v4_0, Xilinx.
9.xil_exception.c,standalone_v4_2, from
C:\Xilinx\SDK\2014.4\data\embeddedsw\lib\bsp\standalone_v4
_2\src\cortexa9
10.The_Zynq_Book_Tutorials, v1.2 - September 2014, University of
Strathclyde, Glasgow, Scotland, UK
11.Altera: Using the ARM Generic Interrupt Controller For Quartus II
14.0
12.AXI GPIO v2.0, LogiCORE IP Product Guide, Vivado Design
Suite, PG144 November 18, 2015
13.AXI Timer v2.0, LogiCORE IP Product Guide, Vivado Design
Suite, PG079 November 18, 2015
14.The ZYNQ Book Chapter 10.4 Interrupts
15.ARM Generic Interrupt Controller –Architecture Specification:
Chapter 1: Introduction; Chapter 2: GIC Partitioning; Chapter 3:
Interrupt Handling and Prioritization; Chapter 4: Programmers’
Model
课后作业和讨论：
（四）基于片上系统的嵌入式Linux（教师课堂教学学时（4小时）+ 学生实验学时（8小时））
教学内容：VGA驱动，嵌入式Linux系统
学生实验7：基于Zybo开发板编写VGA驱动程序
学生实验8：基于Zybo开发板裁剪嵌入式Linux操作系统
课后文献阅读：
课后作业和讨论：
（五）ONetSwitch30板卡资源、接口、外设、驱动（教师课堂教学学时（4小时）+ 学生实验学时（8小时））
教学内容：ONetSwitch30板卡资源及管脚分配，ONetSwitch30板卡和Vivado软件接口文件、AXI接口，ONetSwitch30板卡输入/输出接口，定制IP核、中断机制、I2C控制器及驱动程序
学生实验9：基于ONetSwitch30开发板项目设计和开发流程
学生实验10：基于ONetSwitch30开发板编写数据链路层协议
课后文献阅读：
课后作业和讨论：
（六）传统交换机和路由器设计与实现，以及软件定义网络技术简介（教师课堂教学学时（4小时）+ 学生实验学时（8小时））教学内容：传统交换机和路由器系统结构，基本原理和软硬件协同系统实现。

学生实验11：基于ONetSwitch30开发板设计和实现交换机系统学生实验12：基于ONetSwitch30开发板设计和实现路由器系统
课后文献阅读：
课后作业和讨论：
（七）自选网络系统设计与实验（学生实验学时（8小时））教学内容：学生自由选题，基于ONetSwitch30开发板，设计和实现一个网络系统，并完成系统性能评测实验。

课后文献阅读：
课后作业和讨论：
十、教学参考书及文献
教学参考书：
[1] Louise Crockett and Ross Elliot and Martin Enderwitz and Bob Stewart, The Zynq Book，Strathclyde Academic Media, 2014.
[2] Louise H. Crockett, The Zynq Book Tutorials for Zybo and Zedboard, Strathclyde Academic Media, 2015.
[3] 陆佳华, 潘祖龙, 彭竞宇，嵌入式系统软硬件协同设计实战指南:基于Xilinx ZYNQ(第2版), 机械工业出版社，2014.
[4] 何宾，张艳辉，Xilinx Zynq-7000嵌入式系统设计与实现:基于ARM Cortex-A9双核处理器和Vivado的设计方法, 电子工业出版社, 2016.
[5] 符晓, 张国斌, 朱洪顺，Xilinx ZYNQ-7000 AP SoC开发实战指南，第1版，清华大学出版社，2016
[6] 陆启帅, 陆彦婷, 王地，Xilinx Zynq SoC与嵌入式Linux设计实战指南:兼容ARM Cortex-A9的设计方法，第1版，清华大学出版社，2014.
[7] P. Schaumont, A Practical Introduction to Hardware/Software Codesign, 2nd Ed., Springer, 2013
课外文献阅读：
[1] ZYBO Reference Manual, 2014
[2] Xilinx: Zynq-7000 All Programmable SoC, Technical Reference Manual, UG585 (v1.10) February 23, 2015
[3] AMBA™ 3 APB Protocol Overview
[4] 7 Series FPGAs SelectIO Resources, User's Guide, 2015
[5] AXI Reference Guide, Xilinx, 2012
[6] ONetSwitch30 Reference Manual, 2014
九、课程成绩评定与记载
课程成绩构成（建议增加形成性评价成绩所占比例）：
课程成绩=平时成绩（10%）+ 课后作业（20%）+实验成绩（70%）
大纲制定：计算机网络课程组
审核：黑晓军、程文青。