集成电路的现状与发展趋势

集成电路的现状与发展趋势

1、国内外技术现状及发展趋势

目前，以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元，而以集成电路为核心的电子信息产业的世界贸易总

额约占世界GNP的3%，现代经济发展的数据表明，每l~2元的集成电路产值，带动了10元左右电子工业产值的形成，进而带动了100元GDP的增长。目前，发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山（2001年为43.6%）。预计未来10年内，世界集成电路销售额将以年平均15%的速度增长，2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点，拥有自主版权的集成电路已曰益成为

经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。

集成电路的集成度和产品性能每18个月增加一倍。据专家预测，今后20年左右，集成电路技术及其产品仍将遵循这一规律发展。集成电路最重要的生产过程包括：开发EDA（电子设计自动化）工具，利用EDA进行集成电路设计，根据设计结果在硅圆片上加工芯片（主要流程为薄膜制造、曝光和刻蚀），对加工完毕的芯片进行测试，为芯片进行封装，最后经

应用开发将其装备到整机系统上与最终消费者见面。 20世纪80年代中期我国集成电路的

加工水平为5微米，其后，经历了3、1、0.8、0.5、0.35微米的发展，目前达到了0.18微米的水平，而当前国际水平为0.09微米（90纳米），我国与之相差约为2-3代。

（1）设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器件的

数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计（CAD），相应的设计工具根据市场需求迅速发展，出现了专门的EDA工具供应商。目前，EDA主要市场份额为美国的Cadence、Synopsys和Mentor等少数企业所垄断。中国华大集成电路设计中心是国内

唯一一家EDA开发和产品供应商。

由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具备更多

和更为复杂的功能，如彩电由5片机到3片机直到现在的单片机，手机用集成电路也经历了

由多片到单片的变化。目前，SoC作为系统级集成电路，能在单一硅芯片上实现信号采集、

转换、存储、处理和I/O等功能，将数字电路、存储器、MPU、MCU、DSP等集成在一块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术，特殊电路的工艺兼容技术，

设计方法的研究，嵌入式IP核设计技术，测试策略和可测性技术，软硬件协同设计技术和

安全保密技术。SoC以IP复用为基础，把已有优化的子系统甚至系统级模块纳入到新的系

统设计之中，实现了集成电路设计能力的第4次飞跃。

（2）制造工艺与相关设备。集成电路加工制造是一项与专用设备密切相关的技术，俗

称“一代设备，一代工艺，一代产品”。在集成电路制造技术中，最关键的是薄膜生成技术

和光刻技术。光刻技术的主要设备是曝光机和刻蚀机，目前在130nm的节点是以193nmDUV （Deep Ultraviolet Lithography）或是以光学延展的248nmDUV为主要技术，而在l00nm 的节点上则有多种选择：157nm DIJV、光学延展的193nm DLV和NGL.在70nm的节点则使用光学延展的157nm DIJV技术或者选择NGL技术。到了35nm的节点范围以下，将是NGL所主宰的时代，需要在EUV和EPL之间做出选择。此外，作为新一代的光刻技术，X射线和离子投影光刻技术也在研究之中。

（3）测试。由于系统芯片（SoC）的测试成本几乎占芯片成本的一半，因此未来集成电

路测试面临的最大挑战是如何降低测试成本。结构测试和内置自测试可大大缩短测试开发时

间和降低测试费用。另一种降低测试成本的测试方式是采用基于故障的测试。在广泛采用将不同的IP核集成在一起的情况下，还需解决时钟异步测试问题。另一个要解决的问题是提

高模拟电路的测试速度。

（4）封装。电子产品向便携式/小型化、网络化和多媒体化方向发展的市场需求对电路

组装技术提出了苛刻需求，集成电路封装技术正在朝以下方向发展：

①裸芯片技术。主要有COB（ChipOI1Board）技术和Flip Chip（倒装片）技术两种形式。

②微组装技术。是在高密度多层互连基板上，采用微焊接和封装工艺组装各种微型化片

式元器件和半导体集成电路芯片，形成高密度、高速度、高可靠的三维立体机构的高级微电

子组件的技术，其代表产品为多芯片组件（MCM）。

③圆片级封装。其主要特征是：器件的外引出端和包封体是在已经过前工序的硅圆片上

完成，然后将这类圆片直接切割分离成单个独立器件。

④无焊内建层（Bumpless Build-Up Layer， BBLIL）技术。该技术能使CPIJ内集成的晶体管数量达到10亿个，并且在高达20GHz的主频下运行，从而使CPU达到每秒1亿次的运算速度。此外，BBUL封装技术还能在同一封装中支持多个处理器，因此服务器的处理器

可以在一个封装中有2个内核，从而比独立封装的双处理器获得更高的运算速度。此外，BBUL 封装技术还能降低CPIJ的电源消耗，进而可减少高频产生的热量。

（5）材料。集成电路的最初材料是锗，而后为硅，一些特种集成电路（如光电器件）

也采用三五族（如砷化镓）或二六族元素（如硫化镉、磷化铟）构成的化合物半导体。由于

硅在电学、物理和经济方面具有不可替代的优越性，故目前硅仍占据集成电路材料的主流地

位。鉴于在同样芯片面积的情况下，硅圆片直径越大，其经济‘性能就越优越，因此硅单晶