版图设计基础(2)

Tanner research 公司 Tanner EDA工具 工具
前端设计工具 -电路设计工具（S-Edit） -仿真验证工具（T-Spice） -波形分析工具（W-Edit） 物理版图设计工具 L-Edit版图编辑器 - L-Edit交互式DRC验证工具 - 电路驱动版图设计工具 版图设计工具 - 标准单元布局布线工具
版图设计规则 版图设计时必需遵循的规则，是版图设计 所依据的基础。 是由几何限制条件和电学限制条件共同确 定的版图设计的几何规定 有了设计规则，设计工程师可以不熟悉工 艺细节，工艺工程师也不需要深入了解版 图设计内容 版图设计规则是芯片器件的集成度与成品 率之间的一个折中。
设计规则通常用两种表示方法： 以特征尺寸为基准的λ规则 通常以特征尺寸的一半为单位，例如对于 1微米的工艺， λ=0.5微米。 λ设计规则 非常有利于工艺的按比例收缩，例如当1微 米工艺进步到0.5微米时，只要定义 λ=0.25μm，大部分版图就可以不加修改 直接应用
版图寄生参数提取（ 版图寄生参数提取（LPE） ） 从版图中提取晶体管的参数、器件的连接 关系及寄生电阻和电容等参数。版图经过 寄生参数提取后可以产生一个网表文件， 利用该网表文件可以将版图还原成电路图， 与原电路图进行比较以便查找错误。网表 还可以作为HSPICE关键路径的分析文件和 电路仿真的输入文件。
例：Min.space between two M1 region:0.23 第一层金属之间的最小距离为0.23 m
不同层的多边形之间的最小距离大多指的 是两个多边形的平行距离
左边这个图没有满足多晶硅栅和接触孔之间的最小距离， 左边这个图没有满足多晶硅栅和接触孔之间的最小距离， 接触孔所连接的金属与多晶硅发生短路 例：Min.Space between Poly to diff contact:0.16 m
问题讨论： （1）阱的间距和间隔的规则 N阱通常是深扩散，必须使N阱边缘与邻近的N ＋扩散区之间留有足够的间隙，从而保证N阱 边缘不与P型衬底中的N＋扩散区短接。内部间 隙由沿阱周围的场区氧化层的渐变区所决定。 虽然有些工艺允许内部的间隙为零，但“鸟嘴” 效应等问题导致了规则1.4（N阱外N阱到N+距 离）的设计要求，这是一种保守的估算。
电路图与版图一致性检查（ 电路图与版图一致性检查（LVS） ） 首先就要通过网表提取工具分别提取版图 和电路图的网表，然后将两个网表文件进 行比较，并报告对比结果。 进行LVS常用的EDA工具有: Synopsy公司的Hercules Mentor公司的Calibre CDN公司的Dracula
Diva DRC工具 是Cadence公司开发，嵌入版图设计工具 之中。可以在版图设计工具Virtuoso中，通 过单击图形界面中的Verify菜单，并点击其 中的DRC子菜单，就可以进行DRC检查 可以检查部分版图，也可以检查整个版图 及单独检查前一次DRC后做出改变的版图 常用于规模较小的集成电路版图检查
2.非法器件检查 非法器件通常指的是源极接地的PMOS晶体管或源 极接电源的NMOS晶体管 3.节点开路 节点开路是指应该连接在一起的器件没有连接，表 现为同一个节点名出现多次 4.节点短路 不应该连接在一起的器件发生了连接，表现为同一 个节点出现多个节点名 5.孤立接触孔 接触孔如果没有被相应的金属线包裹
CIF格式 用文本命令来表示掩膜分层和版图图形，通过 对基本图形的描述、图形定义描述、附加图样调 用功能，可以实现对版图的层次性描述。采用字 符格式，可读性较强 EDIF格式 是电路的一种二进制描述，带有电路的单元符 号（symbol）信息，也是纯文本，主要用于电路 数据交换。EDIF文件可读性强 Oasis格式 Oasis格式文件比GDSII紧凑，而且能够更有效 的表达平面数据。可以处理64位数据
版图输出数据
版图设计完成之后，要将数据送到代工厂进行制 版生产。常用的数据交互格式有：GDSII格式、 CIF格式和EDIF格式、Oasis格式。 GDSII格式 是由Calma公司发明的表达版图设计信息的工 业标准基本数据格式，是半导体工业中最常用的 一种文件格式，几乎所有的集成电路版图设计工 具都能读写GDSII。GDSII文件包含了版图的所有 信息，包括库和所有的单元，保留了设计中的层 次结构和工艺层信息。 其可读性较差，需要借助相应的工具才可以看 到输出地数据.
电学规则检查（ERC）
主要检测电路中的节点连接错误并进行天线规则检查。 由于许多节点连接错误在做LVS检查的时候才可以被查到， 所以在实际应用中ERC检查是可选的。有些设计规则工具 将ERC检查工具嵌入在DRC检查工具中，作为一个可供 选择的选项出现。
ERC检查的主要错误有如下几种： （1）天线规则
版图设计规则 工艺加工中可能会出现偏差： 光刻腐蚀可能过了头 多层掩膜之间对不准 硅片在高温下可能变形 感光可能过分或不足
因为这些原因，在工艺制造时会产生容差， 因为这些原因，在工艺制造时会产生容差，而设计规则 对这些因素加以考虑和规定，提出对容差的要求， 对这些因素加以考虑和规定，提出对容差的要求，即保 证集成电路在制造过程中可以能力所能达到的、 证集成电路在制造过程中可以能力所能达到的、保证芯 片不出问题所提出的对版图设计的各种约束条件
-
验证工具 设计规则验证工具 LVS工具 提取工具 节电高亮工具
用整套Tanner软件设计集成电路的流程
L-edit版图编辑器简介 版图编辑器简介 安装在window下，简单易学，价格便宜 采用以单元为基础的层次化设计 嵌入了DRC工具、版图提取工具、截面观 察器、节点高亮
版图的验证 版图设计完成后，还需要进行一系列的检 查和验证。 版图的验证包括：设计规则检查（DRC）、 电学规则检查（ERC）、版图参数提取以 及电路图与版图一致性检查（LVS）
设计规则检查
是将版图提取的文件与设计规则文件进行比较，如果发现 所设计的版图与设计规则违背，就会给出提示，设计者根 据提示做适当的修改，然后再进行检查，直到没有错误为 止 DRC检查工具简介 Calibre DRC工具 （1）检查内容丰富、准确 （2）具有两种文件运行方式 （3）运行结果浏览方便。通过Calibre RVE和版图编辑器分 析DRC的结果并进行查错，准确快捷，一目了然

第一层金属的边缘要超出通孔边缘0.01m
交叠规则 两层之间交叠的最小尺寸。交叠规则定义 的两层为不同的层。 两层交叠，并且一层要伸出另一层的最小 尺寸 两层交叠，两层之间的最小尺寸
设计规则举例 N阱层相关的设计规则及其示意图
P+、N+有源区层相关的设计规则及其示意图
Poly层相关的设计规则及其示意图
检查版图中是否存在“天线效应”。天线效应指的是在集成 电路芯片中，一条条金属线就像一根根天线，当芯片中有游离 的电荷时，“天线”就会将这些游离的电荷收集起来 ，收集的 电荷数量与天线长度成正比。当收集的电荷达到一定数量的时 候，就会产生放电现象。 通常通过插入二极管的方法来克服天线效应，这样当金属 收集到电荷以后可以通过二极管来放电，避免了栅极的击穿
Min.width of M1:0.23 即第一层金属线的最小宽度为0.23m
（2）最大、最小尺寸规则 多边形的宽度和长度都要符合某个特定的值，即不能小 于这个值，也不能大于这个值。通常定义宽度规则的层是 接触孔（Contact）和通孔（via） 例子：min &max size of Vn：0.26×0.26(n=2,3,4,5)
问题讨论： （2）MOS管的规则
在多晶硅穿过有源区的地方，源和漏扩散区被多晶硅 区所掩蔽。因而，源、漏和沟道是自对准于栅极的。 重要的是，多晶硅必须完全穿过有源区，否则制成的 MOS管就会被源、漏之间的扩散通路所短路。为确保 这一条件得到满足，多晶硅必须超出扩散区边界，例 如该硅栅工艺中规则3.4中规定的1.5m，这常常称 为“栅伸展”。同时，有源区也必须在多晶硅栅两边 扩 展，这样才能有扩散区存在，使载流子进入和流出沟 道，例如规则3.5规定的3.0m就是保持源区和漏区 所必需的。
以微米为单位的设计规则 以微米分辨率来规定的微米规则，给出了 适用于给定工艺中所有掩膜版的最小特征 尺寸和间距 介绍以微米为单位的设计规则
（1）线宽规则 版图中多边形的最小宽度。在制造过程 中，如果小于最小 宽度所定义的尺寸，就无法保证可靠地制备出连续的连线， 即加工出来的线条可能出现断路情况。由工艺（光刻）的极 限尺寸决定。
Contact层相关的设计规则及其示意图
Metal层相关的设计规则及其示意图
Pad层相关的设计规则及其示意图
二、几何设计规则 －举例及问题讨论
当给定电路原理图设计其版图时，必须根据 所用的工艺设计规则，时刻注意版图同一层上 以及不同层间的图形大小及相对位置关系。然 而对于版图设计初学者来说，第一次设计就能 全面考虑各种设计规则是不可能的。为此，需 要借助版图设计工具的在线设计规则检查 （DRC）功能来及时发现存在的问题。 参照上述的硅栅工艺设计规则，一个反相器 （不针对具体的器件尺寸）对应版图设计中应 该考虑的部分设计规则如下图所示。
（3）间距规则（space rule）
指的是多边形之间最小距离的规则。定义间距规则是为了避免两个 多边形之间形成短路。间距规则不但可以定义在同一层的多边形之间， 也可以定义在不同层的多边形之间。
同层的多边形之间的最小距离有以下几种情况：平行线条之间的 最小距离，拐角之间的最小距离，垂直线条与拐角之间的最小距离
包围规则
指一层与另一层线条之间交叠并将其包围的最小 尺寸
在包围规则中，所指的线条是位于不同绘图层的。需要将不同的绘图层 进行连接，它们之间需要打接触孔或通孔，而上、下两层都必须将接触 孔完全覆盖才能保证有效地连接，否则就有可能会出现断路。 例：Min.M1 Enclosure for V1:0.01 m