低电压大电流同步整流器拓扑综述

上述的交错并联Ｂｕｃｋ变换器虽然能抵消一 部分的输出纹波，提高动态响应速度，但是并不能 改变每个模块的电压增益。目前新的电子负载要 求电源供给的能量越来越大，这就要求输入的电 压也要相应的提高，同时为了减小负载损耗要求 输出电压越来越低。如果采用交错并联的Ｂｕ文 变换器（电压增益为Ｄ），就要求越来越小的占空 比Ｄ，这就削弱了ＶＲＭ的效率和响应速度，针对 这个问题提出了ＰＰＢ（ｐｕｓｈ—ｐｕｌｌ ｂｕｃｋ）变换器。 图４所示为推挽前级变换器，电压增益为
Ｖ。／Ｖｉ。一Ｄ／竹 按照图５虚线所示对图４进行修改，就得到了图 ６所示的推挽Ｂｕｃｋ变换器，它的电压增益为
Ｖ。／Ｖ；。一Ｄ／（Ｄ＋咒） 由图６可以看出除了副边电流外，推挽Ｂｕｃｋ 变换器还将原边电流直接加给了负载，所以与传 统的推挽前级变换器相比，ＰＰＢ的效率更 高‘１１，１ ２｜。
图４推挽变换器
低电压大电流同步整流器拓扑综述
电气传动 ２００６年 第３６卷 第８期
低电压大电流同步整流器拓扑综述
武丽芳魏艳君邬伟扬 燕山大学
摘要：低电压大电流输出是今后ＤＣ／ＤＣ变换器的一个发展趋势，如何选择适当的电路拓扑成为ＤＣ／ＤＣ 变换器设计的首要难点，同时采用同步整流技术结合交错并联的工作方式来提高变换器性能也已成为 ＤＣ／ＤＣ变换器设计核心内容。结合最新的研究成果，介绍了相关技术并深入阐述了适合低电压大电流同步 整流器各个拓扑的工作原理以及各个电路拓扑的性能优缺点。
当变压器的电压发生变化时，相同的电流流 过两个同步整流管的寄生电容，其中一个充电，而
低电压大电流同步整流器拓扑综述
另外一个处于放电状态。理论上讲，储存在一个 电容中的能量被转移到另外一个电容中，减小了 驱动丢失。此外，当变压器电压存在死区时间时， 两个同步整流管同时导通［３］。
由于储存在每个寄生电容中的能量必须相 等，所以这种自驱动方案只是适合于变压器电压 对称的ｐｕｓｈ—ｐｕｌｌ，半桥等电路拓扑。 ３．３推挽Ｂｕｃｋ（ＰＰＢ）电路
图１电路拓扑的分类
３．１ 交错并联的同步整流Ｂｕｃｋ变换器 新型的电子负载要求非常低的电压供给（３．３
Ｖ，】．５ Ｖ，１．２ Ｖ等），同时也要求在负载变化的 过程中电源可以快速调节供给适当的电压。低电 压意味着对半导体的要求非常苛刻，因此在低输 出电压时，同步整流器（ｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃｔｉｆｉｃａｔｉｏｎ 简称ＳＲ）将成为必然的选择。当供电负载变化非 常频繁时，几个同步整流的Ｂｕｃｋ变换器交错并 联可能是这种供电场合的最佳选择。事实上，４ 相同步整流Ｂｕｃｋ变换器已经广泛地应用在新型 微处理器的供电电源上［４］。
图７工作泼形
３．４交错并联的半桥变换器 图８所示为两相交错并联半桥变换器，其中
Ｓ。，Ｓ。，Ｃ。，Ｃ。构成一个半桥单元，Ｓ，，Ｓ。，Ｃ。，Ｃ：构 成另外的一个半桥单元。后级由两个倍流整流器 并联，同理咒相交错并联半桥变换器结法如图９ 所示［１ ３。。后级采用挖倍流整流器并联。图８中 开关管的导通顺序为Ｓ。，Ｓ。，Ｓ：，Ｓ。，相邻顺序的 开关管驱动信号相差９０。。可以理解为两个相互 独立的半桥变换器工作后，将输出波形叠加，由于 输出波形之间存在相位差，使纹波得到削弱。
Ａｂｓｔｍｃｔ：Ｔｈｅ ｏｕｔｐｕｔ ｏｆ ｌｏｗ—ｖｏｌｔａｇｅ ｈｉｇｈ＿ｃｕｒｒｅｎｔ ｉｓ ａ ｄｉｒｅｃｔｉｏｎ ｏｆ ｔｈｅ ＤＣ／ＤＣ ｃｏｎｖｅｒｔｅｒ．Ｔｈｅ ｍｏｓｔ ｉｍｐｏ卜 ｔａｎｔ ｔａｓｋ ｉｓ ｈｏｗ ｔｏ ｃｈｏｏｓｅ ａ ｐｅｒｆｅｃｔ ｔｏｐｏｌｏｇｙ，ａｔ ｔｈｅ ｓａｍｅ ｔｉｍｅ ａｄｏｐｔ ｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃｔｉｆｉｃａｔｉｏｎ ａｎｄ ｉｎｔｅｒｌｅａｖｉｎｇ ｔｅｃｈｎｉｑｕｅ ｔｏ ｉｍｐｒｏｖｅ ｔｈｅ ｃｏｎｖｅｒｔｅｒ’ｓ ｐｅｒｆｏｒｍａｎｃｅｓ．Ｔｈｉｓ ｐａｐｅｒ ｒｅｖｉｅｗｓ ｔｈｅ ｒｅｃｅｎｔ ｐｒｏｇｒｅｓｓｅｓ ａｎｄ ｔｈｅ ａｐｐｌｉｃａ— ｔｉｏｎ ｏｆ ｌｏｗ—ｖｏｌｔａｇｅ ｈｉｇｈ＿ｃｕｒｒｅｎｔ ｔｅｃｈｎｉｑｕｅｓ，ｅｘｐｏｕｎｄｓ ｔｈｅ ｏｐｅｒａｔｉｎｇ ｐｒｉｎｃｉｐｌｅｓ ａｎｄ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅｓ ｏｆ ｖａｒｉｏｕｓ ｔｏｐｏｌｏｇｉｅｓ．
电气传动 ２００６年 第３６卷 第８期
ｏＩｍｔ—Ｄｏｕｂｌ口
图６ ＰＰＢ变换器
ＰＰＢ变换器的工作波形如图７所示。当Ｑ，， Ｑ。导通时，电流吐。经过口＿沪ｃ一户＾手忌充电，副边 电流通过肛户９０一ｉ，原边与副边同时给负载提供 能量。当Ｑ，关断，而Ｑ４导通时，ｉｔ。经过ｃ—Ｐ—ｄ一６ 续流，使Ｑ。零电压开通。到Ｑ４关断后，Ｑ。导
一龋 图１０带有倍流整流器的软开关半桥拓扑
３．５全桥变换器拓扑 全桥变换器如图１１所示。它的原边采用传
统的全桥电路，副边采用全波整流。与半桥变换 器相比，它们开关管的电压应力相等，而且全桥电 路更容易实现软开关技术。但是全桥电路与半桥 电路相比开关管的数目加倍，控制上也相对复杂。 这是它与半桥电路相比较最大的缺陷［４］。
２ 相关技术
在传统的ＤＣ／ＤＣ变换器中，通常采用单相 工作方案，这种方案依靠并联的几个场效应管和 大体积的电感来产生需要的大电流。这种方案在 场效应管动作时产生很高的开关损耗，也会在电
万方数据
感和场效应管的焊盘上汇集很大的电流，这就要 求设计时必须考虑其可靠性的问题。由于效率 低、开关频率低和大电感的使用，必然会导致瞬态 响应的降低。而在新一代的ＤＣ／ＤＣ变换器中采 用了多相交错并联的方案，它可以很好地解决上 述问题。多相技术使挖个结构相同的供电单元相 互并联，相邻两个单元的相位错开ｌ／咒个周期口］， 结果削弱了电源输入端和输出端的纹波电流，从 而极大地提高了性能并减少了成本和体积。而为 减小传统整流器的导通损耗，在新一代的ＤＣ／ＤＣ 变换器设计中，尤其针对低电压大电流电压调节 模块的设计，同步整流已经成为不可或缺的关键 技术。此外，在隔离ＤＣ／ＤＣ变换器中磁集成技 术的引用可以减小磁件的体积、重量和损耗，减小 电流纹波，改善滤波效果，对提高电源的性能及功 率密度有重要意义。
图２ａ所示为４相交错并联的同步整流Ｂｕｃｋ 变换器［１’２］，图２ｂ为每相Ｂｕｃｋ变换器的输出电
流，从图２ｂ中可以看出，相邻每相输出相位错开 了１／４个周期，叠加作用使总的输出电压和输出 电流纹波得到削弱。应用在设计上可以大大减小 输出滤波器的体积，这是使用交错并联的最大优 势所在。在实际应用中，我们可以取很小的输出 电感，采用准方波的工作方式［５￣７］，这样可以使各 开关管在零电压下导通，减小开关导通损耗，工作 频率得以进一步提高，从而进一步减小输出滤波 器的体积，充分利用主板空间。同步整流Ｂｕｃｋ 变换器的主要缺点在于：由于电路的限制使得输 入电压不宜太高，这在一定程度上也限制了它的 发展，带有隔离变换器的电路拓扑必然取代它成 为新的选择对象；另外，需要从比较低的输入电压 获取很高的电流，这将会影响到输入滤波器的体 积和整个供电系统的效率。 ３．２单绕组自驱动同步整流的半桥电路
： Ｋｉ｛夭——＜ｏ
—‘ｒ阡ｐｘ——“７／‘ —＜ ｝｜—＜ｌ——＜
一ｊ
—＜ｌ上ｐ＜——＜
图ｚ ４相交错并联同步整流Ｂｕｃｋ变换器 及纹波抵消效果图
万４ 方数据
旺三
图３单绕组自驱动同步整流半桥变换器
图３的ＳＷＳＤＳＲ方案是在变压器上附加了 一个绕组，两端分别与两个同步整流管的门极相 连，并在每个同步整流管的门极与源极并联了一 个二极管，这使得同步整流管Ｇ—Ｓ间电压被钳 位在ｏ．６ Ｖ，使得同步整流管接近于零电压 关断［８’９］。
本文对几个同步整流器拓扑的工作特性进行 了深入分析，总结了各个拓扑的优缺点并预计了 未来的发展趋势，希望能促进低电压大电流 ＤＣ／ＤＣ变换器技术的发展。
３
电气传动 ２００６年 第３６卷 第８期
低电压大电流同步整流器拓扑综述
３ 同步整流器的基本拓扑
现有适合低电压大电流电压调节模块（ｖ０１ｔ— ａｇｅ ｒｅｇｕｌａｔｏｒ ｍｏｄｕｌｅ，简称ＶＲＭ）的电路拓扑根 据其输出和输入之问是否隔离可分为非隔离型和 隔离型两种（见图１）。通常当输入电压较低时（５ ～１２ Ｖ），采用非隔离型的电路拓扑，如Ｂｕｃｋ变 换器，当输入电压较高时（４８ Ｖ以上），采用隔离 型变换器，如半桥、推挽、全桥、正激电路［４］。
Ｃｕｒｒｅｎｔ．Ｄｏｕｂｌ盯 Ｓ缸ｌｃｎｌＩ℃wk.baidu.com
万方数据
图５ ＰＰＢ修改示意图
图８两相交错并联半桥变换器［２１ ５
电气传动 ２００６年 第３６卷 第８期
低电压大电流同步整流器拓扑综述
一… 卜
ｆ：
一 ［ ｋ ｃ上Ｒ｛ ｊ 上ｋ
图９ ｎ相交错并联半桥拓扑
半桥电路的最大缺点就是不容易实现软开 关，但是采用图１０所示的拓扑可以实现软开 关［１ ４｜。在这个方案中，副边采用了倍流整流器。 它的结构相对比较简单；同时副边绕组的匝数较 少，在大电流情况下，副边绕组的损耗就会降低； 此外输出有两个滤波电感，流经每个电感上的电 流只有负载电流的一半，故输出滤波电感上的功 率损耗较小，由于两个滤波电感的存在，变流器的 输出电流／电压纹波也相对较小［１引。但它需要３ 个磁性元件，必然导致体积的增大，从而减小了功 率密度；同时具有较多的连接端子，在电流较大 时，连接端子上的功率损耗必然相对较大。为了 克服以上缺点，可以采用磁集成（ｉｎｔｅｇｒａｔｅｄ ｍａｇ— ｎｅｔｉｃｓ）技术。所谓磁集成就是将变流器中２个或 ２个以上的分立磁性元件（变压器，输入／输出滤 波电感）都绕制在一副磁芯内，从而达到减小体 积，提高功率密度，减少连接端子的目的。在这个 电路中开关管的电压应力较小，所以这个拓扑非 常适用于输入电压要求较大（３６～７２ Ｖ）的场合。 其最大的优点就是可以大大减小输入滤波器的体 积，此外可以通过设计使后级倍流整流器的占空 比最优化，使效率得到进一步提高，纹波最大程度 的抵消。
电路拓扑如图３所示。它的前级采用了传统 的半桥电路拓扑，后级采用了同步整流器。ＳＷＳ— ＤＳＲ（ｓｉｎｇｌｅ ｗｉｎｄｉｎｇ ｓｅｌｆ－ｄｒｉｖｅｎ ｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃ— ｔｉｆｉｃａｔｉｏｎ）方案是在变压器上增加了一个额外的 绕组（ＡＵＸ）［８￣１ ０｜。它允许同步整流器在变压器 的电压为零时仍然工作，这在传统的自驱动方案 中是不可能的，这也使得在非常低的电压下驱动 同步整流器成为可能。这个方案在低输出电压场 合非常有前途，但其性能依赖于所有绕组 （ＰＲＩＭ，ＳＥＣ，ＡＵＸ）之间的耦合，这是限制其应 用的主要因素。
关键词：低压大电流 同步整流 拓扑ＤＣ／Ｄｃ变换器
ｏＶｅｒｖｉｅｗ ｏｆ ｔｈｅ Ｔｏｐｏｌｏｇ）ｒ ｆｏｒ ｔｈｅ Ｌｏｗ－Ｖｏｌｔａｇｅ Ｈｉｇｈ．ｃｕｒｒｅｎｔ ＣｏｎＶｅｒｔｅｒ Ｕｓｉｎｇ Ｓｙｎｃｈｒｏｎｏｕｓ ＲｅｃｔｉｆｉｃａｔｉＯｎ
Ｗｕ“ｆａｎｇ Ｗｅｉ Ｙａｎｊ ｕｎ Ｗｕ Ｗｅｉｙａｎｇ
通，ｉｋ２经过俨ｄ一矿ｃ于－是，副边电流经过｝９０一＾，原 边和副边同时向负载供电。直到Ｑ。关断Ｑ４导
通，ｉｋ２经过泸沪口续流使Ｑ，零电压导通［１川。
兀ｎ
［
］ｌ
同Ｑｌ
ｌ
——西］厂——一
Ｈ １ ｒＬ—厂］广１
Ｊ—］广１
，＿·。、，’一
础础舭础础观‘‘ 、－－－＿，’’、
‘ —Ｊ，一１———，’。１
Ｊ７
Ｋｅｙｗｏｒｄｓ：ｌｏ、＾卜ｖｏｌｔａｇｅ ｈｉｇｈ＿ｃｕｒｒｅｎｔ ｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃｔｉｆｉｃａｔｉｏｎ ｔｏｐｏｌｏｇｙ ＤＣ／ＤＣ ｃｏｎｖｅｒｔｅｒ
１ 引言
随着信息技术的快速发展和广泛应用，为了 满足日益增长的、更加复杂的实时计算要求，今 天的通信系统采用了大量的高功率计算ＩＣ，包 括ＣＰＵ、ＦＰＧＡ和存储器１。为了提高计算速度 就必然要求工作频率和供电电流相应增加，同时 为了满足快速和高效要求供电电压反而越来越 低，预计未来设备要求电流超过１００ Ａ而电压低 于１ Ｖ。同时由于主板上的空间非常宝贵，要求 供电电源体积越小越好。因而ＤＣ／ＤＣ变换器必 将向着低电压、大电流、小体积、高频化、高功 率密度、高可靠性、高效率、快速动态响应的方 向发展［１’２］。