第4章主存储器逻辑设计.
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
所连地址线才有效，才能进行读/写操作。
读/写信号WE：为0，控制写入电路进行写入； 为1，控制读出电路进行读出。
电源线、地线
复习（二）
例1：某RAM芯片，其存储容量为16K×8位，问： （1）该芯片引出线的最小数目应为多少？ （2）存储器芯片的地址范围是什么？
解： （1）16K=214，所以地址线14根；字长8位，所以数据线8根。
字扩展 —— 扩展存储单元的个数 (扩展长度)
字位扩展—— 两者的综合
(扩展宽度和长度)
假设扩展同种芯片，则需要的芯片 ： 总片数＝总容量/（容量/片）
… … …
… …
位扩展
字扩展
…
字位扩展
Fra Baidu bibliotek
1、存储器容量扩展——位扩展
例2 使用8K×1位RAM芯片组成8K×8位的存 储器，画出逻辑框图。
分析： ①芯片位数小于存储器所要求的位数，需进行位扩 展。 ②8个芯片的关系是平等的，同时工作，并联的，对 应的地址一一相连。 ③详细的连接见下图：
18
地址端： A9～A0（入）
1
10
2114（1K×4）
9
数据端： D3～D0（入/出）
A6 A5 A4 A3 A0 A1 A2 CS GND
控制端： 片选CS
= 0 选中芯片 = 1 未选中芯片
写使能WE = 0 写 =1读
电源、地
1、存储器容量扩展
位扩展 —— 扩展每个存储单元的位数 (扩展宽度)
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
字扩展总结：
❖ 特点: 地址空间的扩展。芯片每个单元中的字长满足，
但单元数不满足。 ❖ 扩展原则：
每个芯片的地址线、数据线、读写控制线并 联，仅片选端分别引出，以实现每个芯片占据不 同的地址范围。
…
存储器容量扩展——字位扩展
❖ 实际存储器往往需要在字向、位向两个方向同时 扩展。
❖ 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
8片芯片的地址线A15～A0分别连在一起同CPU的20位地址线中 A15～ A0相连；
采用全译码方式时，高4位地址线 A16 ～ A19通过译码器译码产生 16个片选信号，其中8个分别同8片芯片的片选信号连接；每片只有8位 数据线，8片芯片的8位数据线并联分别和CPU的数据线D7～D0相连。
采用字扩展法的存储器连接如图所示。
结构图。
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
分析：
1.计算芯片数
整个存储器所需要芯片数=（4×8）/ （1×4）=8片
先扩展位数，再扩展单元数。
2片1K×4 4组1K×8
1K×8
8片
4K×8
每组需2114（1K×4）SRAM 芯片2片，共4组。
位扩展2片芯片CS连在一起，4组字扩展CS要分开。
❖ 位扩展特点： 存储器的单元数不变，位数增加。
…
存储器容量扩展——字扩展
例 使用16K×8位的RAM芯片组成一个64K×8 位的存储器。
分析： ①芯片的字数不够，需进行字扩展。 ②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。 ③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：
8K×1位RAM芯片组成8K×8位的存储器
地 A0 址 线 A12
D0
数 据 线
D7
CS
I/O I/O I/O I/O
8K×1
I/O I/O I/O
I/O
WE
例：用64K×1b的存储器芯片组成64K×8b（64KB）的存储器。
采用位扩展方式，需要芯片数为： = 8片
每片芯片应有16根地址线：A0 – A15， 8片芯片的地址线A15～A0分别连在一起同CPU的地址线A15～ A0相连；每片只有一位数据线，8片芯片的8位数据线分别和CPU的 数据线D7～D0相连。
M× N
L
K
❖ 需解决：芯片的选用、
…
地址分配与片选逻辑、
…
…
信号线的连接。 …
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
例4 用2114（1K×4）SRAM芯片组成容量为 4K×8的存储器。
要求： 1、确定整个存储器所需的芯片数及芯片的分
组情况 ； 2、确定存储器及每组芯片的地址范围； 3、说明地址线的分配方法，并画出存储器的
计算机组成原理
——第4章 主存储器逻辑设计
半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
复习（一）
❖RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有：
地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关； 片选信号CS：只有CS有效时，芯片才被选中，
14 + 8 + 1 + 1 + 1 + 1 = 26
地址线 数据线 片选 读/写 电源线 地线
（2）存储器芯片的地址范围为0000H~3FFFH
存储器芯片的地址范围： 地址线从全“0”到全“1”的所有编码
复习（三）
❖SRAM芯片2114（1K×4位）
外特性：
Vcc A7 A8 A9 D0 D1 D2 D3 WE
当CPU访问该存储器时，其发出的16位地址同时传给8个芯片，选 中每个芯片的同一单元；CPU发出的 读/写控制信号同时传给8个芯片。
该存储器连接如图所示。
位扩展总结：
❖当构成内存的存储芯片的字长 < 内存单元的字长时， 就要进行位扩展，使每个单元的字长满足要求。
❖ 位扩展方法： 将每片的地址线、片选CS、读写控制线并联，数据 线分别引出。
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
例： 用64K×8b的存储器芯片组成512K×8b（512KB）的存储器。
采用字扩展方式，所需芯片数为：
=8片
每片芯片应有16根地址线：A0 - A15 ；计算机系统有20根地址线： A0-A19 ，
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
2.地址分配与片选逻辑 存储器寻址逻辑 芯片内的寻址系统(二级译码)
芯片外的地址分配与片选逻辑
为芯片分配哪几位地址， 以便寻找片内的存储单元
由哪几位地址形成芯 片选择逻辑，以便寻 找芯片
存储空间分配： 4KB存储器在16位地址空间(64KB）中占据任意 连续区间。
读/写信号WE：为0，控制写入电路进行写入； 为1，控制读出电路进行读出。
电源线、地线
复习（二）
例1：某RAM芯片，其存储容量为16K×8位，问： （1）该芯片引出线的最小数目应为多少？ （2）存储器芯片的地址范围是什么？
解： （1）16K=214，所以地址线14根；字长8位，所以数据线8根。
字扩展 —— 扩展存储单元的个数 (扩展长度)
字位扩展—— 两者的综合
(扩展宽度和长度)
假设扩展同种芯片，则需要的芯片 ： 总片数＝总容量/（容量/片）
… … …
… …
位扩展
字扩展
…
字位扩展
Fra Baidu bibliotek
1、存储器容量扩展——位扩展
例2 使用8K×1位RAM芯片组成8K×8位的存 储器，画出逻辑框图。
分析： ①芯片位数小于存储器所要求的位数，需进行位扩 展。 ②8个芯片的关系是平等的，同时工作，并联的，对 应的地址一一相连。 ③详细的连接见下图：
18
地址端： A9～A0（入）
1
10
2114（1K×4）
9
数据端： D3～D0（入/出）
A6 A5 A4 A3 A0 A1 A2 CS GND
控制端： 片选CS
= 0 选中芯片 = 1 未选中芯片
写使能WE = 0 写 =1读
电源、地
1、存储器容量扩展
位扩展 —— 扩展每个存储单元的位数 (扩展宽度)
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
字扩展总结：
❖ 特点: 地址空间的扩展。芯片每个单元中的字长满足，
但单元数不满足。 ❖ 扩展原则：
每个芯片的地址线、数据线、读写控制线并 联，仅片选端分别引出，以实现每个芯片占据不 同的地址范围。
…
存储器容量扩展——字位扩展
❖ 实际存储器往往需要在字向、位向两个方向同时 扩展。
❖ 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
8片芯片的地址线A15～A0分别连在一起同CPU的20位地址线中 A15～ A0相连；
采用全译码方式时，高4位地址线 A16 ～ A19通过译码器译码产生 16个片选信号，其中8个分别同8片芯片的片选信号连接；每片只有8位 数据线，8片芯片的8位数据线并联分别和CPU的数据线D7～D0相连。
采用字扩展法的存储器连接如图所示。
结构图。
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
分析：
1.计算芯片数
整个存储器所需要芯片数=（4×8）/ （1×4）=8片
先扩展位数，再扩展单元数。
2片1K×4 4组1K×8
1K×8
8片
4K×8
每组需2114（1K×4）SRAM 芯片2片，共4组。
位扩展2片芯片CS连在一起，4组字扩展CS要分开。
❖ 位扩展特点： 存储器的单元数不变，位数增加。
…
存储器容量扩展——字扩展
例 使用16K×8位的RAM芯片组成一个64K×8 位的存储器。
分析： ①芯片的字数不够，需进行字扩展。 ②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。 ③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：
8K×1位RAM芯片组成8K×8位的存储器
地 A0 址 线 A12
D0
数 据 线
D7
CS
I/O I/O I/O I/O
8K×1
I/O I/O I/O
I/O
WE
例：用64K×1b的存储器芯片组成64K×8b（64KB）的存储器。
采用位扩展方式，需要芯片数为： = 8片
每片芯片应有16根地址线：A0 – A15， 8片芯片的地址线A15～A0分别连在一起同CPU的地址线A15～ A0相连；每片只有一位数据线，8片芯片的8位数据线分别和CPU的 数据线D7～D0相连。
M× N
L
K
❖ 需解决：芯片的选用、
…
地址分配与片选逻辑、
…
…
信号线的连接。 …
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
例4 用2114（1K×4）SRAM芯片组成容量为 4K×8的存储器。
要求： 1、确定整个存储器所需的芯片数及芯片的分
组情况 ； 2、确定存储器及每组芯片的地址范围； 3、说明地址线的分配方法，并画出存储器的
计算机组成原理
——第4章 主存储器逻辑设计
半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
复习（一）
❖RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有：
地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关； 片选信号CS：只有CS有效时，芯片才被选中，
14 + 8 + 1 + 1 + 1 + 1 = 26
地址线 数据线 片选 读/写 电源线 地线
（2）存储器芯片的地址范围为0000H~3FFFH
存储器芯片的地址范围： 地址线从全“0”到全“1”的所有编码
复习（三）
❖SRAM芯片2114（1K×4位）
外特性：
Vcc A7 A8 A9 D0 D1 D2 D3 WE
当CPU访问该存储器时，其发出的16位地址同时传给8个芯片，选 中每个芯片的同一单元；CPU发出的 读/写控制信号同时传给8个芯片。
该存储器连接如图所示。
位扩展总结：
❖当构成内存的存储芯片的字长 < 内存单元的字长时， 就要进行位扩展，使每个单元的字长满足要求。
❖ 位扩展方法： 将每片的地址线、片选CS、读写控制线并联，数据 线分别引出。
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
例： 用64K×8b的存储器芯片组成512K×8b（512KB）的存储器。
采用字扩展方式，所需芯片数为：
=8片
每片芯片应有16根地址线：A0 - A15 ；计算机系统有20根地址线： A0-A19 ，
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
2.地址分配与片选逻辑 存储器寻址逻辑 芯片内的寻址系统(二级译码)
芯片外的地址分配与片选逻辑
为芯片分配哪几位地址， 以便寻找片内的存储单元
由哪几位地址形成芯 片选择逻辑，以便寻 找芯片
存储空间分配： 4KB存储器在16位地址空间(64KB）中占据任意 连续区间。