EDA论文

EDA(II)

设计实验报告实验名称：多功能数字钟

指导老师：

姓名：

学号：

院系：

实验时间：2011.11.7~2011.11.11

目录

第一部分：摘要

摘要和关键词 (2)

第二部分：正文

设计要求说明 (3)

一、实验内容 (3)

二、实验目的 (3)

三、实验要求 (3)

方案论证 (3)

各子模块设计原理 (4)

调试 (5)

一、脉冲发生电路 (5)

二、计时电路 (7)

三、译码显示电路 (11)

四、附加电路(万年历) (12)

实验心得体会 (22)

附录 (22)

参考书目 (22)

文章里，我们将用QuartusII软件进行模拟仿真并设计出具有计数和报时功能的数字时钟，在此基础上，我们另外加上了保持、清零、快速校时校分功能，以便满足实际调试，完成了这些基础工作以后，需要对电路的功能进行拓展，我的思路是设计出一个万年历电路，并通过开关在时钟功能和万年历功能之间切换。

关键字：数字时钟，保持，清零，校时校分，万年历

Abstract

In the page , we use the software QuartusII to simulate to and design a clock which has the function of counting and telling the time , on the basis of this ,we adds other functions ,such as keeping the time ,clearing time to zero , fasting to the hours and fasting to the minutes , so it is easy to simulate the system ,done these , there needs to develop the system more , in my opinion , perpetual calendar is a good choice , and a key is used to change the system between the clock and perpetual calendar .

Keywords: digital clock , keeping the time ,clearing time to zero, fasting to the hours and minutes , perpetual calendar

设计要求说明

一.实验内容

运用所学集成电路的工作原理和使用方法，在单元电路的基础上进行小型数字系统的设计。完成一个多功能数字计时器，可以实现24小时的计时功能，并在控制电路的作用下具有清零、使能控制、校分校时、整点报时、动态显示以及其他附加功能。

二.实验目的

1.熟悉QUARTUSII软件的使用方法,和实现FPGA电路设计的一般流程。

2.了解VHDL语言编程。

3.掌握较为复杂的逻辑电路的设计方法。

三.实验要求

1.设计计时电路，完成00时00分00秒～23时59分59秒的计时功能。

2.清零电路,在任何时候，按动清零开关可以进行计时器清零。

3.保持电路,在任何时候，按动使能控制开关可以控制系统的使能。

4.设计报时电路，使数字计时器从59分53秒开始报时，每隔一秒发一声，共三声低音，一声高音；即59分53秒、59分55秒、59分57秒发低音，59分59秒发高音。

5.设计校分电路，在任何时候，拨动校分开关，可以进行快速校分；设计校时电路，在任何时候，拨动校时开关，可以进行快速校时。

6.对每一单元电路进行模拟仿真，首先通过仿真波形判断电路的正确与否，进行改正，再仿真，直到仿真通过。

7.系统级联调试,将以上电路进行级联完成计时器的所有功能,然后将电路下载到下载板内显示以上功能的动态显示.

方案论证（整体电路的工作原理）

各子模块设计原理

一、脉冲发生电路

分频电路的目的是将系统提供的48MHz电源的频率降至1Hz以此来满足计数频率要求，同时，分频电路也可以为下面的报时电路部分提供1KHz和512Hz的铃声频率，还可以将1KHz频率作为显示电路的同步输入频率。

二、计时电路

由数字钟的计时特性：秒位和分位都是00~59的六十进制加法计数电路，而时位则为00~23的二十四进制加法计数。因此可将秒位和分位用同样的一个模块代替，但是，秒位和分位又有着不同，因此，需要在原模块的基础上加入一些特殊的控制开关，进而形成新的模块，由于分位的功能较之于秒位的要多了个快速校分功能，因此这些控制开关中必然要有一个快速校分开关（为1时快速校分，为0时不起作用），当然，在秒位计数上，该快速校分开关应置于0。

另外，必须要考虑的是进位机制，如果采用简单的逻辑电路进行进位控制，就会因为实际电路元件的延迟作用而产生中间状态，从而造成计数误差，这里，我们采用了边沿触发进位，这种进位方式的优点在于延迟对其的影响很小，计数精确度较高。

三、校分（时）电路（已集成在计数器中）

校分电路可以看成是在原电路的基础之上另外加入了一个进位控制端，并且，该控制端与秒位进位控制端是或的关系，即两者只要有一个工作即可使得分位开始计数，同理，校时电路亦是如此。

四、清零电路（已集成在计数器中）

清零电路可以看成是利用计数器的清零端进行强制清零，这里有两种清零办法，一种是同步清零，另一种为异步清零，两种办法的区别是同步清零需要等待下一个脉冲的到来才开始清零，而异步清零则不需要，这里我们采用了同步清零的办法。

五、译码显示电路

由于实验只提供一个译码管，这就需要对译码器进行快速扫描，当其扫描频率快于人眼的分辨能力时（实验中我们选用了1KHz作为扫描频率），显像管的显示看起来就变得连续，这里的快速扫描我们采用计数方式，由计数结果对显像管进行选择。

六、报时电路（实际做的时候已经集成到计数器中）

利用报时时间点，列出真值表，并由卡诺图得到报时时刻的逻辑表达式，同时将蜂鸣器所需频率作为输入端，利用门电路将两者结合到一起，作为报时电路的控制。