LED芯片制程介绍

PECVD
PECVD Plasma Conditions
PECVD定义 ：是借助微波或射 频等使含有薄T膜ypi组cal成Co原nd子itio的ns气体电 离，在局部形成等离子体，而等离 子化学活性很0.强5-1T，orr很ope容rati易ng p发res生sure反应 ，在基片上沉积出所期望的薄膜。 PECVD 原0理.02：-0.1利W/c用m2低Pow温er D等ens离ity 子 体作能量源，50样0-2品000置scc于m to低tal气gas压flow下辉 光放电的阴极上，利用辉光放电（ 或另加发热体Su）bst使rate样ele品ctro升de温see到s no预bia定s 的温度，然后通入适量的反应气体 ，气体经一系Su列bst化rate学sits反dir应ectl和y on等离子 体反应，在样品he表ate面d e形lect成rode固态薄膜 。
PECVD a-Si:H SiHx Si (+H2)
PECVD的镀膜作用
E.X. PSS-CVD作用： 保护衬底，形成PSS衬底，起到掩膜的作用
PECVD的镀膜作用
SE CVD的作用：保护芯粒，一是在正划时防止激光切割产 生的物质污染晶粒,二是在侧壁腐蚀时防止 蚀刻到芯粒
CB CVD的作用：电流阻挡，提高电流密度 PV CVD的作用：表面钝化，保护透明导电层，防止封装打
Metal
研硬软 磨抛抛
酒以精1背第含去Aw3砂在擦面一有I5C蜡aP轮uE陶f拭A研 阶 金液em蜡洗佐洗r瓷背磨 段 刚正将，洗去冷去上面分 先 石面w第去去却A涂a准三 以 颗压二Cf蜡液e蜡备阶 金 粒E在阶r液研上，蒸段 刚 的蜡段磨的将镀， 石 溶上以 液硬抛D10B5Rum，最后 是以含有30nm的 SiO2奈米球溶液进行 软抛
LED芯片制程工艺介绍
1
目录
课程名称：LED晶粒制造流程与异常判定简介 课程简介：重在介绍与流程与异常说明，较不偏重原理技术。
•什么是LED? •LED产业结构的定位 •芯粒前制程简介 •芯粒后制程简介 •生产过程及成品常见的缺陷及判别方法
LED产品
• LED是取自Light Emitting Diode三个单词的缩写，中文译为“发光二极 管”，这是一种会发光的半导体组件，且具有二极管的电子特性。
P-GaN
P-GaN/CB-SiO2五道制程
先开黄光以负胶定义接电极层图形，
先入此蒸黄的P沉先P为C因不V镀光P是-积C沉r图G电t但再：为透定B：要8积a形流功依当图P0N明沸义保S0-，函序阻作，形G点导Ai图护O数后蒸Ia障造的后高T电形2性NPO匹镀以层成S，，-的2层比，与N配iC3BO不，发以电IA金0r以jTO，/2u因0uP阻光BO洞之，EInA好且tT高O/止面c蚀A间，1移O再。与tE温2ui电积刻蚀的o开动蚀开0上 IT而n0流缓被。刻O黄率去刻黄，A扩的冲集局P液，光约。光避散V附层中限蚀再定为定的免，着，流住刻开义义目漏 ，。电需1因0I因阻T主要因AcO此m为最u要电为是：若2电小作流s/导V透一没a为流方-扩p电s明片互有Cp拥向e散性r的h2c扩C挤走3，&i层良rB散，Be粒电效，A电好层帮不B的可u。应也且-阻，经助屏导D帮不，就值高的电电蔽电助易电是温很芯。流流，光氧合流最大会扩故透化金会短，经散开出，后趋路所由，黄。故相向径以P且光PAD直定接义往ME下当S到作A图P电-极形Ga层后N。以，I造CP成蚀仅刻在
分选站
将Chip依规格分类成成品Chip
目检站
研磨站 • 将各成品Chip依外观检验规范挑拣
↓
不ቤተ መጻሕፍቲ ባይዱ格品。
划裂站
↓ • 以Chip Counter计数实际晶粒数。
测试站
↓
分选站
↓
目检站
↓
Count(晶粒计数)
↓
包裝 / FQC
研磨站 ↓
划裂站 ↓
测试站 ↓
分选站 ↓
目检站 ↓
Count(晶粒计数) ↓
测试站(Chip Prober)
研磨站 ↓
依分Bin规格，以点测机点测每一颗晶粒，并存为档案。 以供Sorter机台读取该档案做为产品分类的依据。
划裂站
↓
测试站
↓
分选站
↓
目检站
↓
Count(晶粒计数)
↓
包裝 / FQC
研磨站 ↓
划裂站 ↓
测试站 ↓
分选站 ↓
目检站 ↓
Count(晶粒计数) ↓
包裝 / FQC
紅 橙 黃 紅 紅 紅 紅橙 黃 紫 蓝 绿
波长 (nm) 650 630 585 655 655 635 620 590 400 465 520
发光效率 (lm/W)
0.15 1 1 2
3.5 20 16 20
5 17
400nm
500nm
600nm
700nm
在LED产业结构的定位
上游
外延
外延部
前道
P-GaN N-GaN
(未含保护层passivation)
Process Flow
芯片投 入
CVD前清洗
CVD沉积
ITO蒸镀
ITO 光罩 PV蚀刻 温筛
裂片
测试全测
五道光罩流程
下线清洗
P-Mesa光罩作业
干蚀刻后光阻去除 正划，SE
P-Mesa干蚀刻 CB光罩作业
ITO蒸镀前清洗
CB蚀刻
ITO 熔合 CVD沉积&PV曝光
包裝 / FQC
Count(计数)
以晶粒计算器，计算实际晶粒数，再转品管FQC完工入库。
研磨站 ↓
划裂站 ↓
测试站 ↓
分选站 ↓
目检站 ↓
Count(晶粒计数) ↓
包裝 / FQC
包装
以晶粒计算器，计算实际晶粒数，再转品保FQC完工入库 小尺寸至少1000颗 中等尺寸至少500颗,大功率至少50颗以上
中游 芯片制程
后道
芯片部
下游 封
裝
芯片部分工定位
• 部门主要作业项目： 将GaN外延片加工至芯粒(Chip)
• 依制程特性又区分为 ❖ 晶粒前段制程：电极制作 ❖ 晶粒后段制程：切割分类
GaN LED Chip
P - Electrode ITO(Transparent Contact Layer) N - Electrode
• 蚀刻(Etching) : a. Dry etching : Mesa/PSS b. Wet etching : CB/ITO/PV/SWE/PSS
• 清洁(Clean) : a. Dry clean : O2 Plasma
b. Wet clean : 511/Ultrasonic/QDR/IPA/ACE
线时高温灼伤芯粒表面。
LED主要电性
电极拉力测试 由打线机配合拉力计，监控电极质量。
晶粒后段制程-研磨抛光
研磨站 ↓
划裂站 ↓
测试站 ↓
分选站 ↓
目检站 ↓
Count(晶粒计数) ↓
包裝 / FQC
研磨站
• 工作项目：研磨、硬抛、软抛、下蜡
wa x
Metal
ITO CB
PV substrate
研磨站 ↓
划裂站 ↓
测试站 ↓
分选站 ↓
目检站 ↓
Count(晶粒计数) ↓
包裝 / FQC
将芯片切割成晶粒
Laser
划裂站
Laser Scriber & Breaker
划裂站
• 工作项目：划片、裂片、扩膜、倒膜、贴片
裂片刀 lase r
Substrate 裂用由划片 裂扩片制 片模制程 刀机程是 劈将是指 裂蓝以在wa膜雷后fe扩射段r而张光制分，照程割而射将。成蓝在w一a膜wf颗ae上fre贴一的r表在颗芯面麦的粒以拉小也留膜芯因下上粒此划，，而痕从裂分划片离痕后。处经
定义出所需要之图形
• Post exposure bake (PEB) :
减少驻波效应,增加分辨率
• Development :
移除光刻胶, 开出所需图形
• Hard bake :
a.移除残留显影液与清洗液. b.提高抗蚀刻能力. c.增加附着力
Dry Etching - ICP
ICP原理：ICP即电感耦合电
• LED发光原理： 半导体材料有一非常有趣的特性，就是所谓的载子（carrier）载子分成两 类，一类为电子，带负电(N)，另一类为电洞，带正电(P)。这两种载子在 某些条件下可以结合而产生光子，此为发光的基本原理。
LED产品：
依材料的不同，电子和电洞所占有的能阶也不同，其相对能阶高度差即 是决定两载子结合所发出能量的高低，可以产生具有不同能量之光子， 藉此可以控制LED所发出光的波长，也就是光谱或颜色。因此，欲决定 LED所发出光的颜色，可以由材料的结构来选择。
※此些异常主要发生站点: 黄光站, 化学站
LED 芯片生产过程及成品 常见的缺陷及判别方法
※此些异常主要发生站点: 黄光站, 化学站
• Over etching • Etching residue
PVD - Evaporator
• Physical Vapor Deposition
– Evaporator
利用高压电使钨丝线圈产生电子后，利用加 速电极将电子引出，再透过偏向磁铁 (Bending magnet)，将电子束弯曲270o， 引导打到坩埚内的金属源上，使其局部熔融 。因在高真空下(4×10-6torr)金属源的熔点 与沸点接近，容易使其蒸发，而产生金属的 蒸气流，遇到芯片时即沉积在上面。在坩埚 四周仍需有良好的冷却系统，将电子束产生 的热量带走，避免坩埚过热于融化，形成污 染源。
打线 DBR 分选
PAD光罩作业 PAD蒸镀 测试抽测 研磨 目检
前道分类
• 镀膜(Thin Film) : a. PVD (e-beam) : Metal/ITO/DBR/ODR b. CVD (PECVD) : CB/PV/SiO2
• 黄光(Lithography) : a. +PR : Mesa/CB/ITO/PV b. –PR : Pad
+PR vs. -PR
Lithography Process
• Spin coater :
在wafer上涂布光刻胶,厚度与转速成反比
• Soft bake (pre-bake) :
a.去除光刻胶中溶剂,增加黏着性. b.增加曝光区与非曝光区之选择比. c.降低光刻 胶应力,避免光刻胶破裂.
• Exposure :
另P外AD有下R方-P1a发5d0光制00程以A，及至是组露在件出m温Ne-t度Gala前升N先高蒸。
镀Cr/Al，目的是为了增加metal下方
P-GaN
的出光率。
SiO2
ITO
ITO SiO2
P-GaN
CB-SiO2
P-GaN
QW
QW
N-GaN
N-GaN
被蚀刻S区apphi域re ，蚀刻至N-GaNSapphire
LED晶粒异常简介
2012-04-21 徐玟楷
LED 芯片生产过程及成品 常见的缺陷及判别方法
※此些异常主要发生站点: 黄光站, 化学站,蒸镀站
※此些异常主要发生站点: 黄光站, 化学站,蒸镀站
LED 芯片生产过程及成品 常见的缺陷及判别方法
※此些异常主要发生站点: 分选站, 各站点镜检及上下片
基板材料 磊晶材料 磊晶法 发光顏色
GaP GaAs GaAs Sapphire
GaAsP GaAsP GaAsP AlGaAs AlGaAs AlGaAsP AlGaAsP AlGaAsP
GaN GaN GaN
VPE+扩散 VPE+扩散 VPE+扩散 LPE(SH) LPE(DH)
MOCVD MOCVD MOCVD MOCVD MOCVD MOCVD
浆蚀刻，包含物理刻蚀和化学刻 蚀。物理刻蚀是通过加速离子对 基片表面的撞击，将基片表面的 原子溅射出来，以离子能量的损 失为代价，达到刻蚀目的；化学 反应刻蚀是反应等离子体在放电 过程中产生许多离子和许多化学 活性中性物质即自由基。这些中 性物质是活跃的刻蚀剂，它与基 片发生化学反应。
ICP是上电极加低频（LF）感应耦合产生等离子体， 下电极加高频（HF）来产生偏置电压提供离子能量
Reaction Chamber
Loadlock Chamber
Ｖａｃｕｕｍ Cassette Chamber
• 等离子体：气体在一定条件下受到高能激 发，发生电离，部分外层电子脱离原子核 ，形成电子、正离子和中性粒子混合组成 的一种形态，这种形态就称为等离子态。
干法蚀刻类型
Wet etching
Basic PECVD Plasma Processes (SiH4 based)
PECVD SiNx: SiHx + NHx SiNx (+H2) or SiHx + N SiNx (+H2)
PECVD SiOx: SiHx + N2O SiOx (+H2 + N2) PECVD SiONx: SiHx + N2O + NH3 SiONx (+H2 + N2)