高速电路设计与信号完整性研究

高速电路设计与信号完整性研究

摘要随着信息技术飞速发展，电子产品进一步朝高密度、高速度、超小型化发展，此时，诸如反射、串扰等信号完整性（SI）问题也相应出现，可能使产品工作异常或达不到预定性能。于是，信号完整性分析在高速电路设计中越来越重要，甚至是整个产品能否成功的关键因素。本文阐述了高速电路的定义，并且对信号完整性设计相关内容进行了探讨。

关键词高速电路；信号完整性；定义

1 高速电路的定义

高速数字电路，是指由于信号的高速变化而使得电路中的模拟特性，如导线的电感、电容等发生作用的电路。通常约定如果线传播延时大于数字信号上升时间的一半，则认为此类信号是高速信号并产生传输线效应，这样的电路就称为高速电路[1]。

2 基于信号完整性分析的设计及讨论

信号完整性设计流程主要包括：①设计前准备工作；②关键信号拓扑结构分析与设计；③信号反射、串扰等分析与信号完整性设计；④布线后设计电路的仿真与分析等步骤。具体步骤如图1所示。

下面就针对整个流程，选用以Freescale公司的PowerPC处理器MPC5125为核心的某产品为例来进行说明。

2.1 信号完整性设计前期工作

（1）阻抗控制和叠层设计。由传输线理论可知，特征阻抗是影响信号完整性问题的主要因素。对于高速电路而言，应进行阻抗控制，即在传输线上保证阻抗是连续的。阻抗控制必须结合具体PCB叠层设计，好的PCB叠层方案除了保证信号传输时的阻抗连续，还能优化信号回流路径，大大减小反射、串扰及电磁干扰的影响。

（2）关键信号确定。对于高速PCB，并非所有信号都是高速的，实际上，高速信号在整个电路的占比一般为30%左右，因此，在做仿真前准备的过程中，要根据以下几个方面来对信号进行划分：信号沿上升速度，信号频率，以及传输线长度。重点考虑时钟信号、并行总线、差分信号、读写信号等的拓扑结构和端接方式。

（3）预布局元器件。要根据经验和一些准则预先摆放好元器件，尤其是主要器件，如处理器、DDR、SRAM、FLASH等，可以参考元器件厂商提供的一些规则和建议。摆放元件的时候要预先考虑走线的拓扑方式，高速部分的布线距

离要尽量短，在几何结构上有的时候要对称摆放，模拟电路和数字电路分开，电源相同的元件尽量放在一起有利于电源平面分割等。

（4）确立IBIS模型。仿真前最关键的就是要确立元件的IBIS模型，普通分立元器件的IBIS模型在电路仿真软件中自带，集成元器件的IBIS模型由元器件厂商提供（一般可从官网下载），待仿真部分的IBIS模型搜集完毕后，使用仿真软件如Allegro等将IBIS模型与具体的元器件匹配。

2.2 信号反射的分析与信号完整性设计

（1）拓扑结构分析与设计。在设计中，根据板子的机构尺寸大小，处理器、DDR等主要元件在预布局时就要考虑其可能的拓扑结构，这个可以结合厂商提供的一些参考方案或规则来定，然后由软件提取出原始拓扑结构，并且根据需要加入传输线，电阻等元件模型，这些模型的属性可以根据需要更改，包括阻抗、长度、间距等，根据这个拓扑结构进行仿真分析，再由得出的结果及波形反映出的信号完整性问题，推断设计的拓扑结构和布局是否可行，这就是布局前仿真的基本思路。合适的拓扑结构可以有效减少信号完整性问题，常见拓扑有、T型、星型和菊花链等结构[2]。

（2）端接匹配方式设计。拓扑结构好的设计并不能完全消除反射现象，只是在某种程度上减少反射的影响，这还需要进一步端接匹配，才能达到最佳效果。

3 结束语

总而言之，随着先进工艺和先进材料的不断涌现，系统频率和集成度越来越高，电子产品设计成功与否的关键将主要体现在信号完整性问题解决的好坏上，良好的信号完整性设计是产品稳定可靠的关键和保障，将大大缩短产品开发调试周期，降低产品开发成本。随着元件模型和仿真分析方法的不斷完善和提高，基于信号完整性分析的高速电路设计方法将会越来越多的应用于电子产品设计之中。

参考文献

[1] 章云.高速电路中的信号完整性分析与仿真[D].上海：上海交通大学，2014.

[2] 夏明宇.高速光收发模块的信号完整性分析与设计[D].南京：东南大学，2016.

凌源（1985-），男，湖南长沙；学历：研究生，工程师；现就职单位：湖南中车时代通信信号有限公司，研究方向：嵌入式系统设计。

单勇腾（1982-），男，山东滕州人；学历：硕士研究生，现就职单位：湖南中车时代通信信号有限公司，工程师；研究方向：基础平台硬件研发。