数字逻辑课件第7章状态化简

Y(t +1) / Z
化简后的状态图： 化简后的状态图：
0/ 0
S1
1/ 1
S2
0/ 1
X 0 S S1 S1 / 0 S2 S2 / 1
1 S2 / 1 S1 / 0
S(t +1) / Z
1/ 0
利用隐含表进行完全给定同步时序电路状态表的化简 利用隐含表进行完全给定同步时序电路状态表的化简 完全 一般步骤： 一般步骤： 1）作隐含表 ） 2）寻找等效对 ） 3）求出最大等效类 ） 注意： 各最大等效类之间不应出现相同状态 注意：a)各最大等效类之间不应出现相同状态 b)原始状态表中的每一个状态必须属于某一个最 原始状态表中的每一个状态必须属于某一个最 大等效类 4）作出最小化状态表 ）
完全给定同步时序电路原始状态表的化简过程， 完全给定同步时序电路原始状态表的化简过程，就 原始状态表的化简过程 是寻找最大等效类， 是寻找最大等效类， 将每个最大等价类中的所有状态合 并为一个新状态，从而得到最小状态表的过程。 最小状态表的过程 并为一个新状态，从而得到最小状态表的过程。 化简后的状态数等于最大等效类的个数。 化简后的状态数等于最大等效类的个数。
1 E/1 E/1 D/ 1 B/ 0 B/ 0
输出不相等，则不等效。例如： 和 输出不相等，则不等效。例如：C和D… 输出相等时： ）次态相等，等效。如状态 输出相等时： 1）次态相等，等效。如状态D 和E等效； 等效； 等效 2）次态交错，等效。如状态 ）次态交错，等效。如状态A 等效； 和B等效； 等效 3）后继状态等效，等效。此例 ）后继状态等效，等效。 是否等效， 中B和C是否等效，要看 和 和 是否等效 要看E和 D是不是等效，因为 和D等 是不是等效， 是不是等效 因为E和 等 所以B和 等效 等效。 效，所以 和C等效。
隐含表 隐含表是用来标注原始状态表中所有的状态对之间，按照 隐含表是用来标注原始状态表中所有的状态对之间， 等效的判定条件进行“状态对”比较的一种表格。 等效的判定条件进行“状态对”比较的一种表格。 隐含表是一个直角三角形阶梯表，两直角边的网格数相同， 隐含表是一个直角三角形阶梯表，两直角边的网格数相同， 它等于原始状态表中的状态数减 1，用状态名进行顺序标注。 ，用状态名进行顺序标注。 纵坐标从上到下标注且“缺头” 缺少第一个状态）； ）；横坐标从 纵坐标从上到下标注且“缺头”（缺少第一个状态）；横坐标从 左到右标注且“少尾”（缺少最后一个状态）。横纵坐标交汇的 左到右标注且“少尾” 缺少最后一个状态）。横纵坐标交汇的 ）。 每个方格代表一个状态对。 每个方格代表一个状态对。
在等效关系中，等效对是狭义的概念， 在等效关系中，等效对是狭义的概念，针对两个状态 而言。等效类是广义的概念，针对若干个状态而言， 而言。等效类是广义的概念，针对若干个状态而言，甚至 一个状态可称为等效类。 一个状态可称为等效类。
最大等效类
不是任何其它等效类子集的等效类称为最大等效类。 不是任何其它等效类子集的等效类称为最大等效类。
1/0 S1 S2
1/0
0/0 S3
0/0
0/0 S3
次态维持
0/0 S1 1/1 S3 1/0 0/1 S5 后继状态等效 0/0 S2 1/1 S4 1/0 0/1 S1,S2 1/1 S3,S4 0/1 S5 1/0 0/0 S1 1/1
0/0 0/0 S2 1/1 S3,S4 0/1 S5 1/0
CF等效且 等效且AE,BE次态 等效且 次态 循环，所以AE等效 等效， 循环，所以 等效， 也等效。 也等效 X BE也等效。 X AE CF X X B X X X X CD DE D X X E X F
√
X C
请同学自己求出最大等效类、 请同学自己求出最大等效类、作出最小状态表
作业： 作业：P263~265 5.4 5.7（用Verilog HDL建模） （ 建模） 建模 补充题： 补充题： 1）画出满足下列要求的序列检测器原始状态 ） 图和最简状态表。 图和最简状态表。 输入X: 输入 …0 0 1 0 1 0 1 1 0 1… 输出Z: 输出 …0 0 0 0 1 0 1 0 0 1… 2）画出3位二进制码的串行奇偶检测器的原始状 ）画出 位二进制码的串行奇偶检测器的原始状 态图和最简状态表 输入为X，每三位一组， 和最简状态表。 态图和最简状态表。输入为 ，每三位一组， 其中“ 的个数为偶数时 输出Z=1，否则 的个数为偶数时， 其中“1”的个数为偶数时，输出 ， Z=0。 。
X 0 S S1 S2 / 1 S2 S2 / 1 S3 S3 / 1 1 S2 / 0 S3 / 0 S2 / 1
X Y
A B C D E
0 C/1 C/1 B/ 1 D/ 1 D/ 1
1 B/ 0 E/0 E/0 B/ 1 B/ 1
S(t +1) / Z
Y(t +1) / Z
例2：化简图示原始状态表 ：
B C D E
BE
BC BE X X √ X X X X √
Y(t +1) / Z
1）作隐含表 ）
A
B
C
D
2）求等效对 ） ● 顺序比较 所有“状态对”逐一检查、比较。 所有“状态对”逐一检查、比较。 等效： 等效：方格内画 √ ； 不等效： 不等效：方格内画 x ; 与其它状态对有关：方格内填写相关状态对。 与其它状态对有关：方格内填写相关状态对。
3）求出最大等效类 ） 利用等效状态的对称性、自反性、传递性，求出等效类。 利用等效状态的对称性、自反性、传递性，求出等效类。 {B,C}，{D,E}，{A}。 ， ， 。 等效类 {B，C}，{D，E}，{A} 均不包含在任何其他等效类 ， ， ， ， 是最大等价类。 中， 所以 {A}，{B，C}，{D，E} 是最大等价类。 ， ， ， ， 4）作最小化状态表 ） 令S1={A}，S2={B，C}，S3={D，E} ， ， ， ，
将所有最大等效类重新命名， 将所有最大等效类重新命名，令： S1={ A，B，C } ， ， S2={ D，E } ， 则可得到化简后的状态表 （最小化状态表）： 最小化状态表）：
Y
X
A B C D E
0 B/Hale Waihona Puke Baidu0 A/ 0 A/ 0 E/1 E/1
1 E/1 E/1 D/ 1 B/ 0 B/ 0
等效类 若干彼此等价的状态构成的集合。 若干彼此等价的状态构成的集合。 ），可以推出 可以推出（ 由（SA，SB）和（SB，SC），可以推出（SA，SC）， 进而可知S 、 属于同一等价类，记作： 进而可知 A、 SB 、SC属于同一等价类，记作： （SA，SB）， （SB，SC） { SA ， SB ，SC }
X Y
A B C D E
0 B/ 0 A/ 0 A/ 0 E/1 E/1
1 E/1 E/1 D/ 1 B/ 0 B/ 0
B C D E
A
B
C
D
Y(t +1) / Z
例1： 化简图示状态表。 ： 化简图示状态表。
X Y
A B C D E
0 C/1 C/1 B/ 1 D/ 1 D/ 1
1 B/ 0 E/0 E/0 B/ 1 B/ 1
●关联比较 若相关状态对都等效，则方格对应的状态对等效。 若相关状态对都等效，则方格对应的状态对等效。不增 加标志。 加标志。 若相关状态对有一个不等效， 若相关状态对有一个不等效，则方格对应的状态对不等 效。画 / 。
B C D E
BE
BC BE X X √ X X X X √
A
B
C
D
等效对为： 等效对为： （B，C），（D，E） ， ） ， ）
0/0 S1 1/1 1/0 0/0 S3 0/1 1/1 1/1 S6 1/0 0/1 次态循环 S3,S4 1/1 S5,S6 1/0 0/0 S4 0/1 0/0 0/0 S2 1/1
S1,S2 1/1 0/0
S5
在原始状态表中判断状态的等效
X Y
A B C D E
0 B/ 0 A/ 0 A/ 0 E/1 E/1
7.3.2 不完全给定同步时序电路状态表的化简
7.3.1 完全给定同步时序电路状态表的化简
完全给定同步时序电路是指其状态表中的所有 次态及输出都是确定的。 次态及输出都是确定的。
完全给定同步时序电路状态表的化简， 完全给定同步时序电路状态表的化简，是利 用状态之间的等效关系进行的。 用状态之间的等效关系进行的。 等效关系进行的
有 关 概 念 状态等效 假设状态S 假设状态SA和SB是完全给定同步时序电路状态 表中的两个状态，如果对于所有可能的输入序列， 表中的两个状态，如果对于所有可能的输入序列， 分别从S 分别从SA和SB出发，所得到的输出响应序列完全相 出发， 同，则两个状态是等效（等价）的，称SA和SB为等 则两个状态是等效（等价） 效对，记作：（SA，SB）。 效对，记作：（ ：（S 所有可能的输入序列，指输入序列的长度和结 所有可能的输入序列， 构是任意的。 构是任意的。
7.3 状态化简 通过原始状态图就可以得到一张原始状态表。 通过原始状态图就可以得到一张原始状态表。 本节提出的问题是： 本节提出的问题是：这张状态表中的状态数是不是 最少？这直接关系到电路的繁简和优化。 最少？这直接关系到电路的繁简和优化。 当采用硬件描述语言建模时，关系到PLD器件 当采用硬件描述语言建模时，关系到PLD器件 中逻辑资源的有效占用。 中逻辑资源的有效占用。 为求得最简状态表， 为求得最简状态表，需要我们将等价的状态从 原始状态表中解析出来，进行化简后形成一张最简 原始状态表中解析出来， 状态表（最小状态表）。 状态表（最小状态表）。
在原始状态图上判别状态的等效
输入/输出 输入 输出 S1 0/0 1/0 S2 0/0 1/0 0/0 1/0 S1,S2
S3
S4
S3
S4
次态相同
输入/输出 输入 输出 1/0 S1 1/0 0/0 S3 0/0 0/0 S3 S2 S1,S2 1/0
次态交错
输入/输出 输入 输出 1/0 S1,S2
等效（等价） 判断原始状态表中两个状态是否 等效（等价） 的标准： 的标准： 如果两个状态， 如果两个状态，对每一位可能的输入都满足下 列两个条件，则这两个状态等效。 列两个条件，则这两个状态等效。 第一，它们的输出完全相同。 第一，它们的输出完全相同。 第二，它们的次态属于下列情况之一： 第二，它们的次态属于下列情况之一： 1）次态相同 ） 2）次态交错或者次态维持 ） 3）后继状态等效 ） 4）次态循环 ）
Y(t +1) / Z
根据等效的传递性可知， 和 等效 等效， 和 等效 等效， 根据等效的传递性可知，A和B等效，B和C等效，则A和C等效 和 等效 等效对： 等效对： (A, B) (B, C) (A, C) (D, E) 等效类： 等效类： 最大等效类: 最大等效类 {A, B, C} {A, B, C} {D, E} {D, E}
所谓状态化简， 所谓状态化简，就是采用某种化简技术从 原始状态表中消去多余状态， 原始状态表中消去多余状态，得到一个既能正 确描述给定的逻辑功能， 确描述给定的逻辑功能，又能使所包含的状态 数目达到最少的状态表——最小状态表。 最小状态表。 最小状态表 数目达到最少的状态表
最常用的化简方法——隐含表法 隐含表法 最常用的化简方法
因为CF等效，所以 等效 因为 等效，所以AB等效 等效
现态 A B C D E F G
次态/输出 次态 输出 输入X=0 输入 C/0 F/0 F/0 D/1 C/0 C/0 C/1 输入X=1 输入 B/1 A/1 G/0 E/0 E/1 G/0 D/0
B C D E F G
CF X X BE X X A
从整体上讲， 从整体上讲，原始状态表已经反映了各状态在 任意输入序列下的输出。 任意输入序列下的输出。 等效状态可以合并为一个状态， 等效状态可以合并为一个状态，这种合并不会 改变电路的外部特性。 改变电路的外部特性。 等效状态的三个特点： 等效状态的三个特点： ），则 ●对称性：若（SA，SB），则（SB，SA)。 对称性： 。 ●自反性：对任何状态，（ A，SA）。 自反性：对任何状态，（S ，（ ），则 ●传递性：若（SA，SB）且（SB，SC），则（SA，SC）。 传递性：