VHDL倍频器设计

VHDL倍频器设计

倍频器（frequency multiplier）使输出信号频率等于输入信号频率整数倍的电路。输入频率为f1，则输出频率为f0＝nf1，系数n为任意正整数，称倍频次数。倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元，此次主要介绍了倍频电路的工作原理，分析了倍频器产生误差的原因，然后给出VHDL语言来实现数字倍器的方法，并用MAX+Plus通过仿真进行了验证。

目录

1引言 (1)

2课程介绍 (2)

3 数字倍频器原理与功能 (3)

3.1数字倍频器的原理 (3)

3.2数字倍频器的功能 (4)

4.设计方案 (6)

5各模块基于FPGA的设计实现 (7)

5.1除法电路模块 (7)

5.2分数分频模块 (7)

6实验仿真 (11)

7结论 (12)

参考文献 (13)

致谢 (14)

1引言

倍频器一种应用非常广泛的设备，在许多信号处理方面都会利用它来实现信号的放大或缩小，当今社会是信息量非常大的时代，对信息的获取和处理显得十分重要。倍频器的功能和种类繁多倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。非线性电阻构成的倍频器，倍频噪声较大。这是因为非线性变换过程中产生的大量谐波使输出信号相位不稳定而引起的。倍频次数越高，倍频噪声就越大，使倍频器的应用受到限制。在要求倍频噪声较小的设备中，可采用根据锁相环原理构成的锁相环倍频器和同步倍频一级高次倍频器，可以获得具有晶振频率稳定度的微波振荡。另外，多级倍频器级联起来，可以使倍频次数大大提高，以下重点用VHDL语言来研究数字倍频器。

2课程介绍

本次课程的设计主要是配合《EDA技术实用教程》理论课而设置是的一次实践课程，起到巩固所学知识，加强综合实力，培养电路设计能力，提高实验技术，启发创新思想的效果。

利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器。倍频器也可由一个压控振荡器和控制环路构成。它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率 f1的倍乘值f0＝nf1上。倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。非线性电阻构成的倍频器，倍频噪声较大。这是因为非线性变换过程中产生的大量谐波使输出信号相位不稳定而引起的。倍频次数越高，倍频噪声就越大，使倍频器的应用受到限制。在要求倍频噪声较小的设备中，可采用根据锁相环原理构成的锁相环倍频器和同步倍频器。但是，这类倍频器线路比较复杂，倍频次数一般不太高，而且还可能出现相位失锁等问题。微波振荡器的频率稳定度不太高，在几十兆赫至百兆赫的晶体振荡器后面加上一级高次倍频器，可以获得具有晶振频率稳定度的微波振荡。另外，多级倍频器级联起来，可以使倍频次数大大提高。例如，二倍频器和三倍频器级联可产生六次倍频，m级N倍频器级联，总倍频次数为Nm。不过，倍频级数增加，倍频噪声也加大，故倍频上限仍受到限制。此次主要用VHDL来研究数字倍频器。

2

3 数字倍频器原理与功能

3.1数字倍频器的原理

它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率f1的倍乘值f0＝nf1上。倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。非线性电阻构成的倍频器，倍频噪声较大。微波振荡器的频率稳定度不太高，在几十兆赫至百兆赫的晶体振荡器后面加上一级高次倍频器，可以获得具有晶振频率稳定度的微波振荡。另外，多级倍频器级联起来，可以使倍频次数大大提高。例如，二倍频器和三倍频器级联可产生六次倍频，m级N倍频器级联，总倍频次数为Nm。不过，倍频级数增加，倍频噪声也加大，故倍频上限仍受到限制。倍频器是用来扩展信号发生器﹑频率合成器或其它信号源的可利用频率范围的理想器件.

利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器.获得倍频器的方法有许多种,包括

晶体管倍频器.这种倍频器的电路与调谐放大器相似，但晶体管工作点通常置于伏安特性的截止区，输出回路则调谐在输入频率的 n次谐波上。

变容二极管倍频器. 由于变容二极管的非线性特性,二极管的端电压含有基频f1和2f1，…,nf1等谐波频率。在输出端由于高 Q带通滤波器的作用，因而只有频率为nf1的成分能够通过右边回路,并向负载输出有用的谐波功率。变容二极管倍频器有时又称参量倍频器，它的倍频效率与倍频次数 n成反比，为使输出足够大，一般以n＜10为准。

阶跃恢复二极管倍频器它的原理框图如图 4。具有陡变电容特性的阶跃恢复二极管在激励电压作用下工作于导通和阶跃两种状态，并在阶跃瞬间形成一持续时间很短、幅度很大的尖峰脉冲。这个脉冲能谱呈梳状均匀分布，在几十次乃至上百次谐波频率上仍有一定的能量输出。阶跃恢复二极管倍频器适于构成倍频次数很高，但幅度不需要很大的高次倍频器和梳状谱发生器。

其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。也可采用根据锁相环原理构成的锁相环倍频器和同步倍频器。但是，这类倍频器线路比较复杂，倍频次数一般不太高，而且还可能出现相位失锁等问题。

在正弦信号激励下，可通过导通角求得各分解系数，则电流各次谐波分量即可完全确定。为了获及各级波形图获得纯净的高次谐波，最有效的方法是提高输出回路的有载品质因数以减少谐波分量。在此选用了推推倍频器。所有奇次谐波被抵消，保留了偶次谐波，且二次倍频信号值最大。

3

在信号处理领域，为了得到周期信号的准确频谱，要求截取的数据长度为信号周期信号的整数倍，可使用倍频器来实现。倍频器的的功能即为在两脉冲之间等间隔地插入一定数量的脉冲，使经过倍频器的信号输出频率为其输入频率的整数倍。对信号实现倍频可以有很多种方法，就最简单的倍频来说，可以将一列数字信号进行适当的延迟用，然后再与原始信号相异或，生成的信号为原始信号的倍频。在高频电子设计中常锁相环来实现倍频。锁相环是一个误差调节系统，它利用自身内部的调节使锁相环反馈端的信号在频率和相位预输入端原始信号相同。运用这个特性可以在锁相环的输出端与反馈端之间加入计数器，为了能够在反馈端得到相同频率和信号，锁相环会根据计数器设定的计数初值来加倍原始信号，从而在输出端得到倍频信号。这种方法会因锁相环的特性而不同，锁相环的精度和速度会对倍频的结果造成有很大的影响，但是锁相环存在跟踪慢的缺点并且它在低频段的性能很难满足实际要求。

3.2数字倍频器的功能

倍频器实质上就是一种输出信号等于输入信号频率整数倍的电路，常用的是二倍频和三倍频器。在手持移动电话中倍频器的主要作用是为了提升载波信号的频率，使之工作于对应的信道；同时经倍频处理后，调频信号的频偏也可成倍提高，即提高了调频调制的灵敏度，这样可降低对调制信号的放大要求。采作倍频器的另一个好处是：可以使载波主振荡器与高频放大器隔离，减小高频寄生耦合，有得于减少高频自激现象的产生，提高整机工作稳定性。

本文讨论数字倍频的工作原理，采用VHDL语言实现了各个功能模块并在Max+plusII环境下通过VHDL编程并仿真结果，然后再通过相连搭建成整个数字倍频器的系统结构图，整个系统在一片FPGA芯片上实现，整个系统精简，具有灵活的现场课更改性，设计成本也相对较低。

图1 数字倍频器原理框图

数字倍频器的原理框图如图1所示,其中fc是作为数字倍频器晶振的高频时钟信号，fi为输入信号经过倍频得到输出信号fo，且fo=k×fi,即fo是fi的K倍频从图1

4