超声波测距系统
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
超声测距及报警系统的设计
[实验目的]
1、通过一些具有一定综合性和实际应用价值的电路设计,培养较大规模的数模混合电路的设计能力和设计技巧,培养严谨求实的科学作风和实际动手能力;
2、通过分组实验,培养团队协作的精神,调动每个成员的积极性和主动性。
[系统功能]
本系统利用超声波测量探头与障碍物之间的距离,量程>2.5m,测量误差<2cm,测量结果用三位字码管显示,最小分度为0.01m。
该系统还具有报警功能,当测得的距离小于某一报警界限时,系统发出报警声。报警门限距离可以任意设定,最小分度为0.1m。
该系统可以用作汽车倒车时的后视装置,还可以作防盗报警器。
[系统设计]
其中超声波发生器产生40kHz左右的脉冲,经调制后驱动超声波换能器,发出同频率的超声波。在每个调制脉冲到来时,换能器发出超声波,同时计数器开始计数。超声波被反射后再经换能器转换为电信号,经滤波、放大、检波,使计数器停止工作,表示收到回波。此时计数器显示的即为所测距离。调制脉冲的频率即为数据的更新频率,计数脉冲的频率取决于超声波在介质中的速度。当所测距离小于预先设定的报警界限时,报警器发出报警声。
[电路设计]
一、模拟电路部分
1、超声波发生器电路如图2所示。
图2 超声波发生器
根据超声波换能器的工作特性,该电路输出应为40±1kHz 的方波。取C=1nF ,R 1=100Ω,R 2=15kΩ>>R 1。测得f ≈39.6kHz ,D ≈50%,V pp ≈4.5V 。
2、脉冲调制电路
调制脉冲的频率为显示数据的更新频率,设计为2Hz 左右,即每隔0.5s 字码管的读数更新一次;令调制脉冲为高电平时换能器发出超声波。每次发出的超声波的数目不宜过少也不宜过多,过少则容易衰减,过多则发射波与反射波会产生叠加干扰。设计每次发出8~16个超声波,因此调制脉冲在一周期内高电平持续时间为0.2~0.4ms
电路同1,取C=1μF ,R 1=750kΩ,R 2=390Ω,通过 74LS04后反相输出。测得f ≈1.9Hz ,一周期内高电平持续时间约为0.28ms ,即每次发出11个超声波。
超声波振荡电路与脉冲调制电路经与门后输出调制后的超声脉冲,如图3所示。
40kHz
2Hz
调制后的脉冲
图3 脉冲波形
3、计数脉冲发生电路
常温下空气中的声速v ≈340m/s ,计数器每加1表示距离加1cm ,这段时间内声波走过2cm ,T=0.02/v ,故计数脉冲的频率f ≈50v ≈17kHz 。
电路同1,取C=1nF ,R 1=1kΩ,R 2=39kΩ。测得f ≈17.6kHz 。
系统的测量精度主要取决于计数脉冲的频率,故实验中用一电位器与R 1串联,对频率进行微调,以便校准。考虑到串入电位器后频率会降低,故上述设计的频率偏高(无电位器),以保证足够的调节范围。
T=ln2(R 1+2R 2)C D=R 2/(R 1+2R 2)
4、超声波放大滤波器
本电路由多级放大电路构成,每一级的反相输入端串入隔直电容,滤除低频分量,使放大电路呈现高通特性;同时运放自身的频响特性又使其表现为低通。二者结合构成带通放大滤波器。每级放大电路的增益不能太高,以保证引入负反馈后的上限截止频率大于40kHz 。
实际电路采用三级放大,每一级的电压增益为10,总共放大约1000倍,如图4所示。
图4 超声波放大滤波电路
对图4电路仿真得到的频响特性如图5所示。
Frequency
100Hz 1.0KHz
10KHz 100KHz
1.0MHz 10MHz
V(R2423:2)/V(v3:+)
0.5K
1.0K
图5 超声波放大滤波电路的频率响应
5、检波器:
检波电路由电压比较器LM393(OC )构成,如图6所示。将放大滤波后的正弦波变成矩形波。反相输入端参考电压应小于有效信号的峰值,大于噪声信号的峰值。输出高电平约为5V ,可直接驱动数字电路。
图6 检波电路
R2
R3
1k
二、数字电路部分
1、计数及扫描显示电路
该电路的主要功能是在超声波换能器发出超声波的同时开始计数,并在收到反射波后停止计数并显示结果。电路图如图7所示(为便于仿真,数字部分的电路图全部使用MaxplusII原理图格式绘制)。
图7 计数及扫描显示电路
电路输入:reset为复位开关;clk为17kHz左右的计数脉冲,同时也可作为字码管显示的扫描脉冲;send接2Hz的调制脉冲;receive接检波器的输出,若收到反射波,该输入端应收到十几个40kHz的脉冲。send与receive端输入波形的相对关系如上图右下所示。
电路输出:OA~OG为7段译码输出,同时接3个字码管的相应输入端;q1~q3分别接各字码管的接地端,当输出低电平时字码管亮,高电平则灭。其中q1接最高位字码管,q3接最低位。一般数字电路输出低电平时的灌电流能力较强,经测试,上述方法可以驱动1个字码管。
各模块组成:
上图中“count3”为3个D触发器构成的环型计数器,系统启动时q1~q3置为“110”,即最低位的字码管亮。此后在扫描脉冲的作用下,q1~q3按“110”→“011”→“101”→“110”循环,每个状态下0对应的字码管亮。
“12D-Latch”为2个74LS373构成的锁存器,存放3组BCD码,G为高电平时输出跟随输入,低电平时锁存。
“Multiplexer”为2个74LS153构成的四4选1选择器,B、A为地址输入端(B为高位)。如BA=10时,1Y=1C2,2Y=2C2,3Y=3C2,4Y=4C2。
“3bit-counter10”为3个74LS90构成的三位10进制计数器(0~999),R0为清零端(1有效),3QA表示最高位BCD码的最低位,余类推。
“rs-ff”为2个或非门构成的RS触发器,输入高电平有效。