第5章 锁存器与触发器分析
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触发器____具有触发端的锁存器。
带触发端的SR锁存器电路
图5-13 电平触发SR触发器
太原科技大学
《数字电子技术基础》
当C=1时，SR触发器的功能同或非门结构的SR锁存器;
C=0时，S、R信号被封锁。 Q、 Q 状态保持不变
电平SR触发器的简化特性表
SR 00 01 10 11
Qn+1 Qn 0 1 1*×
《数字电子技术基础》
0
01
1
1
1
1
1
1
1
1
0
01
0 1
1 0
太原科技大学
《数字电子技术基础》
与非门组成的SR锁存器输入信号是低电平有效
与非门SR锁存器的特性表
S R Qn Qn+1
说明
11 0 11 1 10 0 10 1 01 0 01 1 00 0 00 1
0
保持
1
0 复位（置0 ）
0
1 置位（置1）
电平触发方式的特点是在整个触发电平有效期间，输入信号 可以控制触发器的输出状态。
脉冲触发方式的触发器采用主从结构，其特点是在主触发器 的触发电平有效时，接收输入信号；在从触发器的触发电平有效 时，改变输出状态。
边沿触发器触发的特点是触发器状态的改变在触发脉冲的上 升沿或下降沿，输入信号只要保持很短时间就可以太。原科技大学
说明 保持 置0 置1 不允许
电平触发SR触发器的特性表
C S R Qn Qn+1 说明
0 ×× 0
0
保持
0 ×× 1 1
1 000 0
不变
1 001 1
1 010
0
复位
1 011 0
1 100
1
置位
1 101 1 1 1 1 0 1*× 不允许 1 1 1 1 1*×
太原科技大学
《数字电子技术基础》
1
1* × 不允许
1* × 输入情况
太原科技大学
《数字电子技术基础》
由次态卡诺图得到如下特性方程：
Qn1 S RQn
具有约束条件 R S 1
状态图
1X
X1
与非门组成的SR锁存器动 作时序图
0
0
1
0
01 01 1 1
太原科技大学
《数字电子技术基础》 【例5-1】 试使用SR锁存器设计消除机械开关弹跳影响的电路。 解：图5-12所示电路是常用来消除机械开关弹跳影响的电路。 机械开关在接点紧密接触前，会发生多次的弹跳，虽然弹跳的 时间很短，但是会产生断续的电压信号。 图5-12（b）所示的电路可以有效地消除接点弹跳的影响。
说明
00 0
0
保持
00 1 01 0
1
0
复位（置0）
01 1 10 0
0
1
置位（置1）
10 1
1
1 1 0 0* X
1 1 1 0* X
不允许 输入情况
太原科技大学
《数字电子技术基础》 或非门SR锁存器特性方程为：
Qn1 S RQn
具有约束条件： RS=0 状态图：
在给定S、R时序波形时的或非门SR锁存器Q端动作时序图
特 性 方 程 ：Qn1 S RQn
约束条件： RS 0
电平触发SR触发器的状态图：
电平触发SR触发 器动作时序图：
太原科技大学
《数字电子技术基础》
5.4 D触发器
5.4.1 电平触发D触发器
对电平触发SR触发器稍加改动，就形成了电平触发D触发器。 Q
Q
太原科技大学
《数字电子技术基础》
当C=0时，G3与G4两门被封锁输出高电平，触发器输出保持不变。
太原科技大学
《数字电子技术基础》
或非门组成的SR锁存器输入信号是高电平有效。
0
1
0
1
0
0 1
0
1
0
太原科技大学
《数字电子技术基础》
1
0
1
0
1→0
0 →不确定
0 →不确定 1→0
太原科技大学
《数字电子技术基础》
或非门组成的SR锁存器输入信号是高电平有效
或非门SR锁存器的特性表
S R Qn Qn+1
10 00 00 10
10 10
11 00
0
0
太原科技大学
5.2.3 与非门组成的SR锁存器
《数字电子技术基础》
与非门组成的SR锁存器输入信号是低电平有效。
太原科技大学
《数字电子技术基础》
1
1
1
0
0
1
1
0
0
1
1
1
太原科技大学
置1：
0 1ቤተ መጻሕፍቲ ባይዱ
1 0
1
置0：
1 0
1
1 0
《数字电子技术基础》 太原科技大学
图5-12 消除开关弹跳影响的原理与电路
太原科技大学
《数字电子技术基础》
74LS279是四与非门SR锁存器，其中的两个锁存器具有2 个置位输入端。置位和复位输入都是低电平有效。该锁存器 只输出Q 端信号。
74LS279的符号
太原科技大学
《数字电子技术基础》
5.3 SR触发器
SR锁存器的输入端信号能直接对输出产生影响，而实际工 作中，常常要求锁存器按一定的时间节拍进行工作，这就需 要用一个控制端进行同步控制，这个控制端一般被称为触发 端 或 门控端。
《数字电子技术基础》
第5章 锁存器与触发器
锁存器与触发器是具有数据记忆功能的数 字电路单元，是时序电路的基本部件。
本章首先介绍锁存器，然后顺序介绍SR触 发器、D触发器、JK触发器、触发器的电特性和 触发器的应用。
太原科技大学
《数字电子技术基础》
5.1 概述
锁存器与触发器都是具有记忆功能的数字电路单元，无 论锁存器还是触发器都有0和1两个输出状态，都有控制输出 状态的输入端。触发器有使能输出状态变化的触发端。
驱动信号：加在锁存器或触发器输入端，使其输出状态改变 的信号，又称激励信号。也简称输入信号。
初态：常用Qn 或Q表示，指触发器原有的状态，又称现态。
新状态：常用Qn+1或Q*表示，指由驱动信号与现态Qn共同决 定的触发器的新状态，又称次态。
若通过输入端加入驱动信号使锁存器或触发器的新状态 为1，则可以说存储了1；若通过输入端加入驱动信号使锁存 器或触发器的新状态为0，则说存储了0。
太原科技大学
《数字电子技术基础》 锁存器和触发器，都可以存储二进制信号，锁存器的输入信 号直接影响输出；触发器具有触发端，利用电平、脉冲或脉冲边 沿控制输入信号，进而影响输出。
锁存器主要有SR型。
触发器主要有四种类型：SR型触发器，D型触发器，JK型触发 器和T型触发器。
触发器按触发方式又可分为电平、脉冲和边沿三种。
《数字电子技术基础》
5.2 锁存器
在组合电路中，输入信号一旦消失，输出信号也就跟着消失了。 锁存器的输入信号一旦出现，输出信号不仅出现，而且在输入信号消 失之后仍然存在。
5.2.1 三极管组成的SR双稳态电路 5.2.2 或非门组成的SR锁存器
上电初始状态：若输入信号R=S=0时锁存器上电，由于两个或非门电路 参数不同，两个或非门通过竞争，结果总有一个或非门输出为1，另外一个 或非门输出为0。
带触发端的SR锁存器电路
图5-13 电平触发SR触发器
太原科技大学
《数字电子技术基础》
当C=1时，SR触发器的功能同或非门结构的SR锁存器;
C=0时，S、R信号被封锁。 Q、 Q 状态保持不变
电平SR触发器的简化特性表
SR 00 01 10 11
Qn+1 Qn 0 1 1*×
《数字电子技术基础》
0
01
1
1
1
1
1
1
1
1
0
01
0 1
1 0
太原科技大学
《数字电子技术基础》
与非门组成的SR锁存器输入信号是低电平有效
与非门SR锁存器的特性表
S R Qn Qn+1
说明
11 0 11 1 10 0 10 1 01 0 01 1 00 0 00 1
0
保持
1
0 复位（置0 ）
0
1 置位（置1）
电平触发方式的特点是在整个触发电平有效期间，输入信号 可以控制触发器的输出状态。
脉冲触发方式的触发器采用主从结构，其特点是在主触发器 的触发电平有效时，接收输入信号；在从触发器的触发电平有效 时，改变输出状态。
边沿触发器触发的特点是触发器状态的改变在触发脉冲的上 升沿或下降沿，输入信号只要保持很短时间就可以太。原科技大学
说明 保持 置0 置1 不允许
电平触发SR触发器的特性表
C S R Qn Qn+1 说明
0 ×× 0
0
保持
0 ×× 1 1
1 000 0
不变
1 001 1
1 010
0
复位
1 011 0
1 100
1
置位
1 101 1 1 1 1 0 1*× 不允许 1 1 1 1 1*×
太原科技大学
《数字电子技术基础》
1
1* × 不允许
1* × 输入情况
太原科技大学
《数字电子技术基础》
由次态卡诺图得到如下特性方程：
Qn1 S RQn
具有约束条件 R S 1
状态图
1X
X1
与非门组成的SR锁存器动 作时序图
0
0
1
0
01 01 1 1
太原科技大学
《数字电子技术基础》 【例5-1】 试使用SR锁存器设计消除机械开关弹跳影响的电路。 解：图5-12所示电路是常用来消除机械开关弹跳影响的电路。 机械开关在接点紧密接触前，会发生多次的弹跳，虽然弹跳的 时间很短，但是会产生断续的电压信号。 图5-12（b）所示的电路可以有效地消除接点弹跳的影响。
说明
00 0
0
保持
00 1 01 0
1
0
复位（置0）
01 1 10 0
0
1
置位（置1）
10 1
1
1 1 0 0* X
1 1 1 0* X
不允许 输入情况
太原科技大学
《数字电子技术基础》 或非门SR锁存器特性方程为：
Qn1 S RQn
具有约束条件： RS=0 状态图：
在给定S、R时序波形时的或非门SR锁存器Q端动作时序图
特 性 方 程 ：Qn1 S RQn
约束条件： RS 0
电平触发SR触发器的状态图：
电平触发SR触发 器动作时序图：
太原科技大学
《数字电子技术基础》
5.4 D触发器
5.4.1 电平触发D触发器
对电平触发SR触发器稍加改动，就形成了电平触发D触发器。 Q
Q
太原科技大学
《数字电子技术基础》
当C=0时，G3与G4两门被封锁输出高电平，触发器输出保持不变。
太原科技大学
《数字电子技术基础》
或非门组成的SR锁存器输入信号是高电平有效。
0
1
0
1
0
0 1
0
1
0
太原科技大学
《数字电子技术基础》
1
0
1
0
1→0
0 →不确定
0 →不确定 1→0
太原科技大学
《数字电子技术基础》
或非门组成的SR锁存器输入信号是高电平有效
或非门SR锁存器的特性表
S R Qn Qn+1
10 00 00 10
10 10
11 00
0
0
太原科技大学
5.2.3 与非门组成的SR锁存器
《数字电子技术基础》
与非门组成的SR锁存器输入信号是低电平有效。
太原科技大学
《数字电子技术基础》
1
1
1
0
0
1
1
0
0
1
1
1
太原科技大学
置1：
0 1ቤተ መጻሕፍቲ ባይዱ
1 0
1
置0：
1 0
1
1 0
《数字电子技术基础》 太原科技大学
图5-12 消除开关弹跳影响的原理与电路
太原科技大学
《数字电子技术基础》
74LS279是四与非门SR锁存器，其中的两个锁存器具有2 个置位输入端。置位和复位输入都是低电平有效。该锁存器 只输出Q 端信号。
74LS279的符号
太原科技大学
《数字电子技术基础》
5.3 SR触发器
SR锁存器的输入端信号能直接对输出产生影响，而实际工 作中，常常要求锁存器按一定的时间节拍进行工作，这就需 要用一个控制端进行同步控制，这个控制端一般被称为触发 端 或 门控端。
《数字电子技术基础》
第5章 锁存器与触发器
锁存器与触发器是具有数据记忆功能的数 字电路单元，是时序电路的基本部件。
本章首先介绍锁存器，然后顺序介绍SR触 发器、D触发器、JK触发器、触发器的电特性和 触发器的应用。
太原科技大学
《数字电子技术基础》
5.1 概述
锁存器与触发器都是具有记忆功能的数字电路单元，无 论锁存器还是触发器都有0和1两个输出状态，都有控制输出 状态的输入端。触发器有使能输出状态变化的触发端。
驱动信号：加在锁存器或触发器输入端，使其输出状态改变 的信号，又称激励信号。也简称输入信号。
初态：常用Qn 或Q表示，指触发器原有的状态，又称现态。
新状态：常用Qn+1或Q*表示，指由驱动信号与现态Qn共同决 定的触发器的新状态，又称次态。
若通过输入端加入驱动信号使锁存器或触发器的新状态 为1，则可以说存储了1；若通过输入端加入驱动信号使锁存 器或触发器的新状态为0，则说存储了0。
太原科技大学
《数字电子技术基础》 锁存器和触发器，都可以存储二进制信号，锁存器的输入信 号直接影响输出；触发器具有触发端，利用电平、脉冲或脉冲边 沿控制输入信号，进而影响输出。
锁存器主要有SR型。
触发器主要有四种类型：SR型触发器，D型触发器，JK型触发 器和T型触发器。
触发器按触发方式又可分为电平、脉冲和边沿三种。
《数字电子技术基础》
5.2 锁存器
在组合电路中，输入信号一旦消失，输出信号也就跟着消失了。 锁存器的输入信号一旦出现，输出信号不仅出现，而且在输入信号消 失之后仍然存在。
5.2.1 三极管组成的SR双稳态电路 5.2.2 或非门组成的SR锁存器
上电初始状态：若输入信号R=S=0时锁存器上电，由于两个或非门电路 参数不同，两个或非门通过竞争，结果总有一个或非门输出为1，另外一个 或非门输出为0。