高速缓存技术与设计
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
２００３午９月 第１８卷第５期
渭南师范学院学报 Ｊｏｕｒｎａｌ ｏｆ Ｗｅｉｎａｎ Ｔｅａｃｈｅｒｓ Ｃｏｌｌｅｇｅ
Ｓｅｐｔ．２０（）ｊ Ｖ０１．１８ Ｎ（＋．５
高速缓存技术与设计
习贵民
（渭南师范学院计算机科学系，陕西渭南７１４０００）
摘 要：高速缓存技术对计算机性能的提升有巨大的作用，他的原理依赖于计算机运行的局部性，文中分析了（：；；ｃｈｅ
到几兆．（２）页的映射函数，Ｃａｃｈｅ中的存储槽如何对应主存中的
页帧，Ｃａｃｈｅ中可存储的页远少于主存的页数，之间通过映射函 数来对应．（３）页的交换算法，当Ｃａｃｈｅ存储槽已满，需要调入新 的页时，如何换出旧的页，交换的复杂程度和实际的运行结果． （４）ｃａｃｈｅ写策略，Ｃａｃｈｅ中的数据在一个进程中数据的变化应 反映到主存中，当页被换出主存前．应完成写．
的原理、性能．并就设计问题做了说明．
关键词：高速缓存；原理；性能；设计
中图分类号：ＴＰ３０１
文献标识码：Ａ
文章编号：１００９—５１ ２８（２００３）０５—００５９一０２
Ｃａｃｈｅ Ｐｒｉｎｃｉｐｌｅｓ ａｎｄ Ｄｅｓｉｇｎ ＸＩ Ｇｕｉ—ｍｉｎ
（Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｃｏｍｐｕｔｅｒ Ｓｃｉｅｎｃｅ，Ｗｅｉｎａｎ Ｔｅａｃｈｅｒｓ Ｃｏｌｌｅｇｅ，７１４０００ Ｗｅｉｎａｎ．Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｃａｃｈｅ ｔｅｃｈｎｏｌｏｇｙ ｇｒｅａｔｌｙ ａｄｖａｎｃｅｓ ｔｈｅ ｃｏｍｐｕｔｅｒ ｃａｐａｃｉｔｙ ａｎｄ ｉｔｓ ｐｒｉｎｃｉｐｌｅｓ ｄｅｐｅｎｄ ｏｎ ｔｈｅ ｌｏｃａｌｉｔｙ ｏｆ ｃｏｍｐｕｔｅｒ ｏｐｅｒａｔｉｏｎ．Ｔｈｅ ｐｒｉｎｃｉｐｌｅｓ。ｃａｐａｂｉｌｉｔｙ，ａｎｄ ｄｅｓｉｇｎ ｏｆ Ｃａｃｈｅ ａｒｅ ａｌｓｏ ｄｉｓｃｕｓｓｅｄ ｉｎ ｔｈｅ ｐａｐｅｒ． Ｋｅｙ Ｗｏｒｄｓ：Ｃａｃｈｅ；ｐｒｉｎｃｉｐｌｅｓ；ｃａｐａｂｉｌｉｔｙ；ｄｅｓｉｇｎ
Ｃａｃｈｅ的设计由硬件完成，为简化说明，设中央处理器为 ８０８６，地址总线宽度为２０，Ｃａｃｈｅ的大小为４Ｋ，一个存储槽为
疆敷据恙．鼍
＝ｒ 写主存
蔫控钠
替抉尾页
排队已满
２５６字节，图４为硬件实现的一个框图．
（１）地址识别．Ｃａｃｈｅ地址识别由Ａ１９～Ａ１２线通过地址识
别电路完成，当ｃｐｕ存取数据不在Ｃａｃｈｅ中时，通过页调入控制
Ｔ。。＝Ｈ×Ｔ ｍｌ＋（１一Ｈ）×（Ｔ。Ｉ＋Ｔ。２），Ｔ。Ｉ＋（１一Ｈ）×Ｔ。２．
其巾：Ｔ。为平均访问时间，Ｔ。。为Ｍ１的访问时间，Ｔ。．。为Ｍ２的访问时间，Ｈ为访问Ｍ【的次数比（命中率）
可以看出·平均访问时间Ｔ。是关于命中率Ｈ的线性函数，命中率接近于１时，Ｔ。，接近于Ｔ。。
收稿日期：２００３一（）２—１７ 作者简介：习贵民（１９５９一），男，陕西澄城人，渭南师范学院计算机科学系讲师
4.会议论文 谭明.吴家铸.刘衡竹 VzWorks中CBIO磁盘高速缓存组件的实现分析 2008
为了提高整个系统的效率和可靠性,VxWorks在5.5以后的版本增加了CBIO接口组件.本文简要介绍了Vxworks中CBIO磁盘高速缓存的主要原理和技术 ,对CBIO磁盘高速缓存主要技术的实现进行了详细的分析.
将对应的页帧调入．
（ｚ）页替换策略．页替换策略关系Ｃａｃｈｅ的整体性能，好的策略可以提高命中率，防止页的抖动，理论上最佳的策略在
实际中往往难以实现．这里策略选ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ），最近最少使用算法，从局部性原理ＬＲＵ是最好的．图４中，
一个存储槽的调出和调入由Ａ１９一Ａ８对地址控制．其中页替换由页标识动态移位、页使用优先排队、替换末尾页组成．
字传送
块传送
圃－Ｓ·１－－－－－［［～Ｃａｃｈｅ 广—九＿、 ０ ———＿．．． ．．Ｉ－—一
图１ ｃａｃｈｅ的地位关系
在的存储器块一起被传送给Ｃａｃｈｅ．该字同时传送给ＣＰＵ。
２ Ｃａｃｈｅ性能
（１）局部性分析．计算机运行中的局部性问题是指内存中的某小块在上 次被访问后下次再被访问的概率很高．在高级语言中表现为较少地使用调
ｃ¨一ｃ。，１／ｃｍ２十ｓｍ２／ｓ ｍｊ
Ｃ。，ｚ
ｌ＋ｓ。ｌ／ｓ。，２
如图３示，当价格比Ｃ。。／ｃ。已知，我们希望Ｃ。
≈ｃ。２，当Ｃ…》ｃｎｌ２时，要求Ｓｍｌ《ｓ”
图３中，假设存储器的单价比为５０，
Ｃａｃｈｅ与主存的容量比合适的选择为１：（１００
—４００）。
６
苫４ Ｕ ≥２
。０
ｏｏ —Ｎ
ｏｏ ｏｏ ｏ ｏｏ ｏ ｎ寸ｖ、心卜ＯＯ西ｏ
０．１ ０．２ ０．３ ０．４ ０．５ ０．６ ０．７ ０，８ ０．９
１
命中率Ｈ
每字节平均价格计算，有蛾。＝
图２ ｃａｃｈｅ访问效率（Ｔｍ２／Ｔｍｌ－１ ０）
其中、Ｃ，为两级存储器的平均每字节价格，Ｃ。，。为Ｃａｃｈｅ的每字节价格，Ｃ。：为主存的每字节价格．ｓｒｎ。和Ｓｉｎ２为Ｍ１和Ｍ２的大 小（－７节单位），当然，从价格上我们希望Ｃｏｙ接近于Ｃ。．对上式进行变形有：
万方数据
·６０·
习贵民：高速缓存技术与设计
第１８卷
考虑Ｔ。。／Ｔ。，，称为存取效率．用于衡量Ｔ。，与Ｔ。。接近的程度，有
÷ｉ一１Ｔ。
１
ｑ－－（１－－—Ｈ）—Ｔ毒２
如图２假设主存与Ｃａｃｈｅ的访问时间比为１０，
ｌ５
１
Ｏ５
噼《窑答 》母卜＼＿【鲁－Ｌ
０
合理的命中率设计在Ｏ．８到Ｏ．９之间． （３）存储器的平均价格．两级存储器的价格可按
7.期刊论文 李家欣.倪亮.王乘 具备高速缓存的HTTP代理防火墙的设计与实现 -计算机工程2003,29(3)
HTTP代理防火墙是保障网络信息安全的重要手段,但其实现方式会影响网络通信效率,高速缓存是解决这一问题的可行方法.文章根据一个已实现的实 例,讨论了具备高速缓存的HTTP代理防火墙的工作过程、实现原理以及缓存机制.
［责任编辑牛怀岗］
万方数据
高速缓存技术与设计
作者： 作者单位： 刊名：
英文刊名： 年，卷(期)： 引用次数：
习贵民 渭南师范学院,计算机科学系,陕西,渭南,714000
渭南师范学院学报 JOURNAL OF WEINAN TEACHERS COLLEGE 2003，18(5) 0次
参考文献(1条) 1.William Stallings.魏迎海.王涌 操作系统一内核与设计原理(第4版) 2001
5.学位论文 贺湘明 证券集中交易系统数据访问层的构架实现 2004
本文描述了东莞证券集中交易系统中数据访问层的实现.集中交易系统采用多层结构,在业务逻辑层与数据层之间增设一层数据访问层,运用反向依赖 原则,使数据访问层依赖于业务逻辑层,业务逻辑层只能通过接口访问数据访问层.将业务逻辑层与数据层完全隔离,通过配置文件,系统可以使用不同的数 据源,系统设计可以达到跨数据库平台的效果.本文共分八章,分别是集中交易的项目背景描述,集中交易的整体架构,对象与关系数据库的映射,工作单元 ,数据高速缓存,并发冲突处理,数据访问调度及集中交易的性能指标.第一章介绍集中交易的项目背景;第二章介绍集中交易的软件架构,硬件架构以及数 据访问层的构成;第三章介绍对象关系数据库的映射原理,包括映射机制,映射方法,继承关系的映射以及对象关系数据库的映射实现;第四章介绍工作单元 ,工作单元的原理,工作单元与DomainObiect的关系,使用工作单元的优缺点以及工作单元的实现;第五章介绍数据高速缓存的几种类型,包括 DataCach,QueryCache,Global Cache的几种Cache的原理及实现;第六章介绍数据并发冲突的处理;第七章介绍数据访问调度的原理及实现.主要包括通过 配置文件来实现不同的数据连接调度;第八章介绍集中交易系统采用数据访问层之后所达到的应用效果.
相似文献(10条)
1.期刊论文 章复嘉 实验仪上高速缓存的设计方法及实现 -杭州电子工业学院学报2004,24(3)
高速缓存(Cache)是计算机组成原理教学中的一个重要部分,由于技术上的原因,目前市场上的组成原理实验仪都不包含Cache.对在实验仪上设计开发 Cache提出了一种新的方法,并针对流行的TDN-CM+型组成原理实验仪的结构,用CPLD器件仿真实现了Cache部件,典型数据定量仿真测试表明,所设计的 Cache部件具有合理的命中率,符合计算机上Cache的工作原理又能够满足教学需要.
6.期刊论文 胡跃峰.黄焱.HU Yue-feng.HUANG Yan Web高速缓存及其在卫星Internet中的应用 -中国有线电视
2005(6)
随着Internet的飞速发展,Web流量迅速增加,高速缓存成为减少用户等待时间和减少网络冗余流量传输的首要技术.随着网上越来越多的图像、音频 和视频内容的出现,终端用户对带宽的要求不断增长,卫星以其覆盖面广、带宽高的特点承载了越来越多的Internet业务.本文介绍高速缓存技术的原理和 应用,并结合卫星Internet的特点引入一种结合高速缓存的卫星分发系统.
ｌ 高速缓存原理
在计算机的一个指令周期中，ＣＰＵ对存储器的访问至少一次用于取操作数或写结果．由于ＣＰＵ的速度远远大于存储
器，多数时间ＣＰＵ在等待，提高计算机
的速度途径之一是在ＣＰＵ与存储器之 间建立高速缓存（ｃａｃｈｅ），如图１示．
Ｃａｃｈｅ（高速缓冲存储器）使用速度 快的存储器．当ＣＰＵ向存储器读写一个 字时。首先检查该字是否在Ｃａｃｈｅ中，若 在，直接与Ｃａｃｈｅ读写．若不在．该字所
Ｈ
ｎ㈩＿ ｏ ｏ ｏ ｏ ｏ
ｏｏ ｏｏ ｏ
￥ｍ２／Ｓｍｌ
——ｃａｖ／ｃｍ２‘ ｃｍｌ／ｃｍ２－
５０）
３ Ｃａｃｈｅ设计
图３存储器平均价格与相对大小的关系
Ｃａｃｈｅ在电路上采用高速集成电路技术，合适的Ｃａｃｈｅ容量大小是价格合理命中率也满足要求．为设计符合要求的命
中率，Ｃａｃｈｅ设计需要考虑：（】）页的Байду номын сангаас小，计算机对内存的管理多采用段页式管理，页的大小与ｃｐｕ的地址宽度，主存的的 大小等相互关联，现在随着主存的容量增加．Ｃａｃｈｅ的容量可以
2.期刊论文 吴英杰.王晓东.王一蕾 局部性原理与高速缓存参数无关技术 -福建电脑2006(4)
在高速缓存参数无关的算法与数据结构的设计中,使用了许多技术,这些技术都是利用数据的时间和空间局部性,有效地使用计算机多级存储结构,进 而提高算法与数据结构的效率.文中对若干利用局部性原理的高速缓存参数无关技术进行分析和总结.
3.期刊论文 薛华明.邢志凤.高风.XUE Hua-ming.XING Zhi-feng.GAO Feng 基于ePro系统的一种嵌入式系统的调试
原理及方法 -仪器仪表用户2005,12(6)
本文首先简要介绍了片上系统的调试方法及其优点和ePro系统的框架结构,而后介绍ePro系统的调试原理和结构,重点介绍调试支持单元(DSU:Debug Supported Unit),具体可以分DSU、跟踪缓存器(Trace Buffer)和调试通讯链接串口(DCL:DSU Communication Link)三部分,最后介绍这种调试方法的基 本的调试操作和外部引脚.
表１ 语句动态频率分析
用和转移语句，有资料对用Ｐａｓｃａｌ、ＦＯＲＴＲＡＮ、Ｃ、ＳＡＬ高级语言编写的科
学计算程序、学生程序、系统程序进行测试，对各种语句的使用频率统计如
表１所示，局部性语句占８８．６３％．
（２）ＣＰＵ对存储器的平均访问时间．ＣＰＵ对存储器的访问时间要考虑
两级存储器的访问次数和存储速度，用Ｍ１代表Ｃａｃｈｅ，Ｍ２代表主存，为此 有：
ＬＲＵ策略随系统Ｃａｃｈｅ容量增加，电路实现的复杂度提高．
（３）页的换人换出．当ＣＰＵ要读取得数据不在Ｃａｃｈｅ中时，通过页映射控制，将内存中对应的页帧调入Ｃａｃｈｅ中．若
Ｃａｃｈｅ有空槽，“页使用优先排队”电路使新进入的页优先级最高，若Ｃａｃｈｅ中存储槽已满，则优先级最低的页被换出
Ｃａｃｈｅ．当ｃｐｕ存取的数据在Ｃａｃｈｅ中时．“页使用优先排队”电路是对应的页优先级最高，其他页优先级顺移．
（４）写策略．在多用户环境中，为保证数据的一致，Ｃａｃｈｅ中的数据应及时写入主存，一·种方便的做法是当页被替换出时
发生写操作．
因此．Ｃａｅｈｅ技术是一个优秀的发明，在提高计算机的运行速度，降低成本方面做出了，重大贡献。Ｃａｃｈｅ技术应用于磁
盘等外设，加快了低速设备的数据存取能力．
参考文献：
［１］［美］Ｗｉｌｌｉａｍ Ｓｔａｌｌｉｎｇｓ著．魏迎海，王涌等译．操作系统一内核与设计原理（第４版）ＥＭ３．北京：电子工业出版杜，２００１．
渭南师范学院学报 Ｊｏｕｒｎａｌ ｏｆ Ｗｅｉｎａｎ Ｔｅａｃｈｅｒｓ Ｃｏｌｌｅｇｅ
Ｓｅｐｔ．２０（）ｊ Ｖ０１．１８ Ｎ（＋．５
高速缓存技术与设计
习贵民
（渭南师范学院计算机科学系，陕西渭南７１４０００）
摘 要：高速缓存技术对计算机性能的提升有巨大的作用，他的原理依赖于计算机运行的局部性，文中分析了（：；；ｃｈｅ
到几兆．（２）页的映射函数，Ｃａｃｈｅ中的存储槽如何对应主存中的
页帧，Ｃａｃｈｅ中可存储的页远少于主存的页数，之间通过映射函 数来对应．（３）页的交换算法，当Ｃａｃｈｅ存储槽已满，需要调入新 的页时，如何换出旧的页，交换的复杂程度和实际的运行结果． （４）ｃａｃｈｅ写策略，Ｃａｃｈｅ中的数据在一个进程中数据的变化应 反映到主存中，当页被换出主存前．应完成写．
的原理、性能．并就设计问题做了说明．
关键词：高速缓存；原理；性能；设计
中图分类号：ＴＰ３０１
文献标识码：Ａ
文章编号：１００９—５１ ２８（２００３）０５—００５９一０２
Ｃａｃｈｅ Ｐｒｉｎｃｉｐｌｅｓ ａｎｄ Ｄｅｓｉｇｎ ＸＩ Ｇｕｉ—ｍｉｎ
（Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｃｏｍｐｕｔｅｒ Ｓｃｉｅｎｃｅ，Ｗｅｉｎａｎ Ｔｅａｃｈｅｒｓ Ｃｏｌｌｅｇｅ，７１４０００ Ｗｅｉｎａｎ．Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｃａｃｈｅ ｔｅｃｈｎｏｌｏｇｙ ｇｒｅａｔｌｙ ａｄｖａｎｃｅｓ ｔｈｅ ｃｏｍｐｕｔｅｒ ｃａｐａｃｉｔｙ ａｎｄ ｉｔｓ ｐｒｉｎｃｉｐｌｅｓ ｄｅｐｅｎｄ ｏｎ ｔｈｅ ｌｏｃａｌｉｔｙ ｏｆ ｃｏｍｐｕｔｅｒ ｏｐｅｒａｔｉｏｎ．Ｔｈｅ ｐｒｉｎｃｉｐｌｅｓ。ｃａｐａｂｉｌｉｔｙ，ａｎｄ ｄｅｓｉｇｎ ｏｆ Ｃａｃｈｅ ａｒｅ ａｌｓｏ ｄｉｓｃｕｓｓｅｄ ｉｎ ｔｈｅ ｐａｐｅｒ． Ｋｅｙ Ｗｏｒｄｓ：Ｃａｃｈｅ；ｐｒｉｎｃｉｐｌｅｓ；ｃａｐａｂｉｌｉｔｙ；ｄｅｓｉｇｎ
Ｃａｃｈｅ的设计由硬件完成，为简化说明，设中央处理器为 ８０８６，地址总线宽度为２０，Ｃａｃｈｅ的大小为４Ｋ，一个存储槽为
疆敷据恙．鼍
＝ｒ 写主存
蔫控钠
替抉尾页
排队已满
２５６字节，图４为硬件实现的一个框图．
（１）地址识别．Ｃａｃｈｅ地址识别由Ａ１９～Ａ１２线通过地址识
别电路完成，当ｃｐｕ存取数据不在Ｃａｃｈｅ中时，通过页调入控制
Ｔ。。＝Ｈ×Ｔ ｍｌ＋（１一Ｈ）×（Ｔ。Ｉ＋Ｔ。２），Ｔ。Ｉ＋（１一Ｈ）×Ｔ。２．
其巾：Ｔ。为平均访问时间，Ｔ。。为Ｍ１的访问时间，Ｔ。．。为Ｍ２的访问时间，Ｈ为访问Ｍ【的次数比（命中率）
可以看出·平均访问时间Ｔ。是关于命中率Ｈ的线性函数，命中率接近于１时，Ｔ。，接近于Ｔ。。
收稿日期：２００３一（）２—１７ 作者简介：习贵民（１９５９一），男，陕西澄城人，渭南师范学院计算机科学系讲师
4.会议论文 谭明.吴家铸.刘衡竹 VzWorks中CBIO磁盘高速缓存组件的实现分析 2008
为了提高整个系统的效率和可靠性,VxWorks在5.5以后的版本增加了CBIO接口组件.本文简要介绍了Vxworks中CBIO磁盘高速缓存的主要原理和技术 ,对CBIO磁盘高速缓存主要技术的实现进行了详细的分析.
将对应的页帧调入．
（ｚ）页替换策略．页替换策略关系Ｃａｃｈｅ的整体性能，好的策略可以提高命中率，防止页的抖动，理论上最佳的策略在
实际中往往难以实现．这里策略选ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ），最近最少使用算法，从局部性原理ＬＲＵ是最好的．图４中，
一个存储槽的调出和调入由Ａ１９一Ａ８对地址控制．其中页替换由页标识动态移位、页使用优先排队、替换末尾页组成．
字传送
块传送
圃－Ｓ·１－－－－－［［～Ｃａｃｈｅ 广—九＿、 ０ ———＿．．． ．．Ｉ－—一
图１ ｃａｃｈｅ的地位关系
在的存储器块一起被传送给Ｃａｃｈｅ．该字同时传送给ＣＰＵ。
２ Ｃａｃｈｅ性能
（１）局部性分析．计算机运行中的局部性问题是指内存中的某小块在上 次被访问后下次再被访问的概率很高．在高级语言中表现为较少地使用调
ｃ¨一ｃ。，１／ｃｍ２十ｓｍ２／ｓ ｍｊ
Ｃ。，ｚ
ｌ＋ｓ。ｌ／ｓ。，２
如图３示，当价格比Ｃ。。／ｃ。已知，我们希望Ｃ。
≈ｃ。２，当Ｃ…》ｃｎｌ２时，要求Ｓｍｌ《ｓ”
图３中，假设存储器的单价比为５０，
Ｃａｃｈｅ与主存的容量比合适的选择为１：（１００
—４００）。
６
苫４ Ｕ ≥２
。０
ｏｏ —Ｎ
ｏｏ ｏｏ ｏ ｏｏ ｏ ｎ寸ｖ、心卜ＯＯ西ｏ
０．１ ０．２ ０．３ ０．４ ０．５ ０．６ ０．７ ０，８ ０．９
１
命中率Ｈ
每字节平均价格计算，有蛾。＝
图２ ｃａｃｈｅ访问效率（Ｔｍ２／Ｔｍｌ－１ ０）
其中、Ｃ，为两级存储器的平均每字节价格，Ｃ。，。为Ｃａｃｈｅ的每字节价格，Ｃ。：为主存的每字节价格．ｓｒｎ。和Ｓｉｎ２为Ｍ１和Ｍ２的大 小（－７节单位），当然，从价格上我们希望Ｃｏｙ接近于Ｃ。．对上式进行变形有：
万方数据
·６０·
习贵民：高速缓存技术与设计
第１８卷
考虑Ｔ。。／Ｔ。，，称为存取效率．用于衡量Ｔ。，与Ｔ。。接近的程度，有
÷ｉ一１Ｔ。
１
ｑ－－（１－－—Ｈ）—Ｔ毒２
如图２假设主存与Ｃａｃｈｅ的访问时间比为１０，
ｌ５
１
Ｏ５
噼《窑答 》母卜＼＿【鲁－Ｌ
０
合理的命中率设计在Ｏ．８到Ｏ．９之间． （３）存储器的平均价格．两级存储器的价格可按
7.期刊论文 李家欣.倪亮.王乘 具备高速缓存的HTTP代理防火墙的设计与实现 -计算机工程2003,29(3)
HTTP代理防火墙是保障网络信息安全的重要手段,但其实现方式会影响网络通信效率,高速缓存是解决这一问题的可行方法.文章根据一个已实现的实 例,讨论了具备高速缓存的HTTP代理防火墙的工作过程、实现原理以及缓存机制.
［责任编辑牛怀岗］
万方数据
高速缓存技术与设计
作者： 作者单位： 刊名：
英文刊名： 年，卷(期)： 引用次数：
习贵民 渭南师范学院,计算机科学系,陕西,渭南,714000
渭南师范学院学报 JOURNAL OF WEINAN TEACHERS COLLEGE 2003，18(5) 0次
参考文献(1条) 1.William Stallings.魏迎海.王涌 操作系统一内核与设计原理(第4版) 2001
5.学位论文 贺湘明 证券集中交易系统数据访问层的构架实现 2004
本文描述了东莞证券集中交易系统中数据访问层的实现.集中交易系统采用多层结构,在业务逻辑层与数据层之间增设一层数据访问层,运用反向依赖 原则,使数据访问层依赖于业务逻辑层,业务逻辑层只能通过接口访问数据访问层.将业务逻辑层与数据层完全隔离,通过配置文件,系统可以使用不同的数 据源,系统设计可以达到跨数据库平台的效果.本文共分八章,分别是集中交易的项目背景描述,集中交易的整体架构,对象与关系数据库的映射,工作单元 ,数据高速缓存,并发冲突处理,数据访问调度及集中交易的性能指标.第一章介绍集中交易的项目背景;第二章介绍集中交易的软件架构,硬件架构以及数 据访问层的构成;第三章介绍对象关系数据库的映射原理,包括映射机制,映射方法,继承关系的映射以及对象关系数据库的映射实现;第四章介绍工作单元 ,工作单元的原理,工作单元与DomainObiect的关系,使用工作单元的优缺点以及工作单元的实现;第五章介绍数据高速缓存的几种类型,包括 DataCach,QueryCache,Global Cache的几种Cache的原理及实现;第六章介绍数据并发冲突的处理;第七章介绍数据访问调度的原理及实现.主要包括通过 配置文件来实现不同的数据连接调度;第八章介绍集中交易系统采用数据访问层之后所达到的应用效果.
相似文献(10条)
1.期刊论文 章复嘉 实验仪上高速缓存的设计方法及实现 -杭州电子工业学院学报2004,24(3)
高速缓存(Cache)是计算机组成原理教学中的一个重要部分,由于技术上的原因,目前市场上的组成原理实验仪都不包含Cache.对在实验仪上设计开发 Cache提出了一种新的方法,并针对流行的TDN-CM+型组成原理实验仪的结构,用CPLD器件仿真实现了Cache部件,典型数据定量仿真测试表明,所设计的 Cache部件具有合理的命中率,符合计算机上Cache的工作原理又能够满足教学需要.
6.期刊论文 胡跃峰.黄焱.HU Yue-feng.HUANG Yan Web高速缓存及其在卫星Internet中的应用 -中国有线电视
2005(6)
随着Internet的飞速发展,Web流量迅速增加,高速缓存成为减少用户等待时间和减少网络冗余流量传输的首要技术.随着网上越来越多的图像、音频 和视频内容的出现,终端用户对带宽的要求不断增长,卫星以其覆盖面广、带宽高的特点承载了越来越多的Internet业务.本文介绍高速缓存技术的原理和 应用,并结合卫星Internet的特点引入一种结合高速缓存的卫星分发系统.
ｌ 高速缓存原理
在计算机的一个指令周期中，ＣＰＵ对存储器的访问至少一次用于取操作数或写结果．由于ＣＰＵ的速度远远大于存储
器，多数时间ＣＰＵ在等待，提高计算机
的速度途径之一是在ＣＰＵ与存储器之 间建立高速缓存（ｃａｃｈｅ），如图１示．
Ｃａｃｈｅ（高速缓冲存储器）使用速度 快的存储器．当ＣＰＵ向存储器读写一个 字时。首先检查该字是否在Ｃａｃｈｅ中，若 在，直接与Ｃａｃｈｅ读写．若不在．该字所
Ｈ
ｎ㈩＿ ｏ ｏ ｏ ｏ ｏ
ｏｏ ｏｏ ｏ
￥ｍ２／Ｓｍｌ
——ｃａｖ／ｃｍ２‘ ｃｍｌ／ｃｍ２－
５０）
３ Ｃａｃｈｅ设计
图３存储器平均价格与相对大小的关系
Ｃａｃｈｅ在电路上采用高速集成电路技术，合适的Ｃａｃｈｅ容量大小是价格合理命中率也满足要求．为设计符合要求的命
中率，Ｃａｃｈｅ设计需要考虑：（】）页的Байду номын сангаас小，计算机对内存的管理多采用段页式管理，页的大小与ｃｐｕ的地址宽度，主存的的 大小等相互关联，现在随着主存的容量增加．Ｃａｃｈｅ的容量可以
2.期刊论文 吴英杰.王晓东.王一蕾 局部性原理与高速缓存参数无关技术 -福建电脑2006(4)
在高速缓存参数无关的算法与数据结构的设计中,使用了许多技术,这些技术都是利用数据的时间和空间局部性,有效地使用计算机多级存储结构,进 而提高算法与数据结构的效率.文中对若干利用局部性原理的高速缓存参数无关技术进行分析和总结.
3.期刊论文 薛华明.邢志凤.高风.XUE Hua-ming.XING Zhi-feng.GAO Feng 基于ePro系统的一种嵌入式系统的调试
原理及方法 -仪器仪表用户2005,12(6)
本文首先简要介绍了片上系统的调试方法及其优点和ePro系统的框架结构,而后介绍ePro系统的调试原理和结构,重点介绍调试支持单元(DSU:Debug Supported Unit),具体可以分DSU、跟踪缓存器(Trace Buffer)和调试通讯链接串口(DCL:DSU Communication Link)三部分,最后介绍这种调试方法的基 本的调试操作和外部引脚.
表１ 语句动态频率分析
用和转移语句，有资料对用Ｐａｓｃａｌ、ＦＯＲＴＲＡＮ、Ｃ、ＳＡＬ高级语言编写的科
学计算程序、学生程序、系统程序进行测试，对各种语句的使用频率统计如
表１所示，局部性语句占８８．６３％．
（２）ＣＰＵ对存储器的平均访问时间．ＣＰＵ对存储器的访问时间要考虑
两级存储器的访问次数和存储速度，用Ｍ１代表Ｃａｃｈｅ，Ｍ２代表主存，为此 有：
ＬＲＵ策略随系统Ｃａｃｈｅ容量增加，电路实现的复杂度提高．
（３）页的换人换出．当ＣＰＵ要读取得数据不在Ｃａｃｈｅ中时，通过页映射控制，将内存中对应的页帧调入Ｃａｃｈｅ中．若
Ｃａｃｈｅ有空槽，“页使用优先排队”电路使新进入的页优先级最高，若Ｃａｃｈｅ中存储槽已满，则优先级最低的页被换出
Ｃａｃｈｅ．当ｃｐｕ存取的数据在Ｃａｃｈｅ中时．“页使用优先排队”电路是对应的页优先级最高，其他页优先级顺移．
（４）写策略．在多用户环境中，为保证数据的一致，Ｃａｃｈｅ中的数据应及时写入主存，一·种方便的做法是当页被替换出时
发生写操作．
因此．Ｃａｅｈｅ技术是一个优秀的发明，在提高计算机的运行速度，降低成本方面做出了，重大贡献。Ｃａｃｈｅ技术应用于磁
盘等外设，加快了低速设备的数据存取能力．
参考文献：
［１］［美］Ｗｉｌｌｉａｍ Ｓｔａｌｌｉｎｇｓ著．魏迎海，王涌等译．操作系统一内核与设计原理（第４版）ＥＭ３．北京：电子工业出版杜，２００１．