9.CMOS集成电路抗辐射加固工艺技术研究.

哈尔滨理工大学
硕士学位论文
CMOS集成电路抗辐射加固工艺技术研究姓名:刘庆川
申请学位级别:硕士
专业:仪器仪表工程
指导教师:于晓洋;苏秀娣 20070101
哈尔滨理工大学工程硕士学位论文
CMOS集成电路抗辐射加固工艺技术研究摘要
随着现代科学技术的发展,具有高速信号处理能力和强的抗辐射能力的计算机及控制部件已成为通信卫星、气象卫星、航天飞行器、现代武器等系统的核心部分。

因此,发展具有高速度、强抗辐照能力的集成电路技术是电子信息产业和国防装备系统的关键。

当前,在集成电路芯片制造中,体硅CMOS半导体工艺技术仍占据主导地位,因此,对CMOS集成电路进行加固研究就显得十分必要.由于抗辐照加固技术属于军用技术范畴。

它具有高度的保密性,因此抗辐照加固工艺必须依靠自己的力量,从基础工艺出发进行研究。

用在空间中的电路会受到各种射线的影响,要产生电离辐照效应和单粒子效应等。

本文第一部分主要讲述了CMOS电路的电离辐射效应主要介绍了界面态的产生,并详细分析了辐射感生陷阱电荷的产生过程。

并根据上述原理指导下确定了工艺、设计两方面的抗辐照加固方法,分别介绍了栅氧化层加固,源漏制备技术加固,钝化层加固,场区加固,以及栅氧后高温的影响。

第二部分主要讲述了CMOS集成电路的单粒子效应。

主要介绍了单粒子效应的模型,包括电荷聚集模型、粒子分流模型和电荷横向迁移模型;并介绍了不同的高能粒子的单粒子损伤机理;着重描述了CMOS集成电路的单粒子效应.并且根据上述的损伤机理,从设计和工艺方面提出了抗单粒子效应的方法。

最后根据上面得出的可行的方法研制了抗辐射加固电路CPU,并取得了较好的抗电离辐射和抗单粒子效应的效果。

关键词 CMOS集成电路:电离辐射效应;单粒子效应
堕垒堡矍三查兰二堡璺圭兰堡鲨圣
Research of CMOS Integrated Circuit Radiation Hardened Process
Abstract
With the development of modem science technology,the computers and control parts with the ability of handle high—speed signal and strong radiation resistant have become the COre of communication satellite,weather satellite, aircraft and modem weapon ctc.So that,the key of electronics information industry and national defense is to develop high・speed strong radiation resistant integrated circuit technology.
At present,in the manufacturing of IC slice,body-silicon CMOS process technology still occupy predominate position.so it is necessary to harden research CMOS IC.Because the Radiation Resistant and Hardened Technology (RRHTbelong to the military technology,it is a secret.So we must study RRHT by ourselves based on basic techniques.
The circuits used for space technology,will be affected by various rays,c柚 generate ionizing radiation effect and single-event effect.It is mainly tells
ionizing radiation effect and radiation resistant technology on CMOS circuit in the first part,include boundary surface state and induced trap charge of radiation;
separately introduce gate oxidation layer hardness,source/drain hardness, passivation layer hardness,field areas hardness and the influence of hi讪 temperature after gate oxidation.
The second part mainly tells single event effect.The single event effect model is first tells include charge collect model,particle diffluence model and charge’S transverse transfer model.Then damage effect is tells that cawed by high energy particles.Then it is describes
that the single event effect of CMOS IC.Then it is tells that the way of how to protect CMOS circuit using methods of design and process.
・¨・
哈尔滨理丁人学T程硕I‘学位论文
The last it is also introduce development of radiation hardened IC 80C86 CPU.The anti-ionizing・radiation-effect and anti—single・event-effect achieve good result.
Keywords CMOS IC;Ionizing radiation effect;Single event effect
-儿l-
哈尔滨理工大学工程硕|:学位论文
第1章绪论
1.1课题背景及研究的目的和意义
随着现代科学技术的发展,具有高速信号处理能力和强抗辐射能力的计算机及控制部件已成为通信卫星、气象卫星、航天飞行器、现代武器等系统的核心部分。

在轨道上运行的人造卫星和宇宙飞船,会受到空间辐射的影响。

1993年8月21日,美国有五颗卫星同时失效,原因是使用的同一批定时器芯片, 因宇宙射线辐照而失
效;我国1994年发射的“风云二号”气象卫星,也是由于一块VLSI芯片受到空间辐射影响而失效,使卫星失去控制。

随着卫星通信、星载武器和核能和平利用等领域的发展,高可靠抗辐射集成电路有了非常广阔的用武之地。

开发具有高速度、强抗辐射能力的集成电路技术对于发展我国航天技术、核能技术及在辐射环境下工作的武器系统具有重要的意义。

1.2论文课题的来源
本研究课题来源于“十五?国防预研项目‘抗辐射加固大规模和超大规模集成电路研究》。

1.3国内外研究现状和CMOS集成电路的发展
1.3.1辐射环境
要研究抗辐射集成电路就必须了解各种辐射环境。

电子元器件抗辐射加固研究要考虑的辐射环境可分为空间自然辐射环境和人造辐射环境。

空间自然高能带电粒子环境包括地球辐射带粒子和穿越卫星轨道的宇宙线,其影响范围包括整个磁层空间。

地球辐射带是指存在于地球周围的高能带电粒子集中区域,它是由美国学者Van Alien根据美国第一颗卫星的空阃粒子探测结果推测而发现的…。

它是指在地面高度100~150公里以上的近地空间,存在大量带电粒子,在地磁场地作用下,始终在地磁场地“捕获区”内运动。

根据俘获粒子分布地空间位置不同,可分为内辐射带和外辐射带.内辐射带在赤道平面上大约600公里~
哈尔滨理工大学工程硕士学位论文
10000公里左右地高度,主要由质子和电子组成,受太阳活动地影响不大。

外辐射带的空间范围延伸得很广.在赤道平面高度约10000公里~60000公里左右,主要成分是电子。

外辐射带受太阳活动的影响很大,当地磁场受到干扰时,强度和位置都有
很显著的变化。

在内外地球辐射带的质子能量在10~ 100MeV之问,高能电子能量在O.4~7MeV之间。

宇宙线根据起源可分为银河宇宙线和太阳宇宙线,分别指来自太阳系以外银河深处的高能带电粒子和伴随太阳耀斑事件发射的高能带电粒子流n,。

宇宙线对电子系统和电子元器件的影响主要表现为单粒子效应。

1。

来自地球外部的高能带电粒子在进入地球磁层后,受地磁场作用其运行轨迹发生偏转。

因此, 地磁场对宇宙线起到了天然屏蔽的作用。

未与大气发生相互作用的银河宇宙线称为初级宇宙线,其成分有质子 (84.3%、Q粒子(14.4%和其它重离子核“’。

对于空间辐射效应来讲,最重要的是原子量小于等于28的核。

初级宇宙线的能量范围在0.1~IOGeV之间。

在地球磁层外(距太阳1个天文单位处可不考虑地磁场的影响,其最大强度(太阳活动极小年为4个/c1.n2's,且为各向同性。

当太阳耀斑爆发时向外发射的宇宙线的主要部分为高能质子,还包括少量
(5~10%的旺粒子、重粒子和电子,因此又被称为太阳质子事件”1。

太阳宇宙线在离开太阳时是各向同性的,但其运动受到行星际磁场和等离子体的调制。

太阳宇宙线到达地球附近时可视为各向同性的。

它也受到地球磁场的屏蔽。

高空核爆炸产生的大量高能粒子在地磁场的作用下,沿磁力线来回运动, 逐渐扩散成一个围绕地球的辐射带,被称为人工辐射带“1。

人工辐射带由高能电子组成,它存在的时间比高空核爆炸产生的事件时间长,而强度比天然辐射带强得多。

1.3.2辐射效应
辐射作用于电子设备可对其性能产生不同程度的影响,甚至使其失效。

其中电子设备的基本组成一半导体和微电子器件是辐射最敏感也是最薄弱的环节。

辐射效应的基本机理,主要研究的是常用材料硅和二氧化硅的辐射效应方面a 辐射粒子与硅材料之问主要有四种相互作用:位移损伤效应、电离辐射总剂量效应、瞬时电离辐射效应和单粒子效应。

位移效应是当带电粒子或中子入射半导体材料,当与靶材料原子相互作用而使其离开品格位置时,这就产生位移效应“1.由于微电子器件多是由半导体
哈尔滨理工大学工程硕士学位论文
单晶制造的。

因此,晶格原子位移损伤形成的缺陷中心将使这些半导体材料的电学性能产生改变,从而导致器件电路参数特性退化。

射线粒子引起的位移损伤是永久性的。

位移效应损伤研究历史较长,取得不少进展,但是随着电子器件特征尺寸减小,芯片器件密度增大,发现微电子器件的位移损伤的敏感性增大了”1。

电离辐射总剂量效应是电离辐射作用于材料中引起原子电离而产生正离子与自由电子,如果电子是从价带中去处的,就会在价带中产生一个可移动的空穴”1。

我们一般认为光子和带电粒子是电离辐射,因为光子与材料的光电效应、康普顿效应和电子对生效应均是电离过程,并且其初级电子或释放的电子亦能引起材料电离。

被吸收的电离辐射在半导体中产生的电子一空穴对取决于材料的禁带宽度和吸收的能量值。

电离效应产物的输运、复合、俘获、积累与退火依赖于电场、温度、半导体杂质缺陷、界面结构和电离辐照方式等情况。

瞬时电离辐射效应主要来自核武器爆炸环境产生的脉冲电离辐射“”(x和 y射线.这些脉冲辐射宽度较窄约在
10ns-I u s,但有很高的强度,剂量率达到101qGy(Si/s或更高。

这种强脉冲电离辐射与整个系统的半导体材料相互作用会产生很大的载流子密度(电子一空穴对,甚至超过器件活性区的掺杂水平,主要的电离损伤是在系统半导体结构内产生很强的瞬时光电流。

随着剂量率的增高,光电流对器件电路的影响也相应增大。

单粒子效应是微电子器件受到空间辐射环境的高能射线粒子.如质子、中子、Q粒子或其它重粒子照射,由单个粒子与器件敏感区域相互作用而引起的辐射损伤效应…1.七十年代才从空间轨道和地面观测到了这种单粒子效应,发现宇宙射线引起触发器电路状态的翻转和封装材料中微量铀、钍元素的a粒子引起动态随机存储器产生软错误的现象。

1.3.3国内外研究现状
在国际上,特别是美国和前苏联,早在五十年代就开始了电离辐射效应的研究。

多年来,无论是在辐射损伤机理、加固技术和效应模拟试验方法等方向,均取得极大的进展“2¨”1[141。

近年来,随着超大规模集成电路的特征尺寸的越来越小,对辐射效应的研究工作提供了更广阔的研究领域。

每年在美国召开的核与空间辐射效应(Nuclear and Space Radiation Effects Conference国际会议,以及近年在欧洲召开的元件及系统的辐射效应(Radiation and Effects on Components and System国际会议,对半导体材料、器件、电子功能材料及光
哈尔滨理1=大学工程硕士学位论文
电子器件等的电离辐射总剂量效应、单粒子效应等从辐射损伤机理,辐射能量沉积、加固方法以及试验方法、效应测试方法包括辐射剂量学等诸多方面的研究成果进行广泛交流。

经过几十年的努力。

欧美以及前苏联等国在辐射效应方面的研究工作取得了很大的成果,并将这些研究成果应用于核技术和宇航技术的电子系统中,从而大大地提高了系统地可靠性和寿命。

国外在VLSI加固问题已经取得很大地进步,能够生产出抗总剂量为3.0x103Oy(Si,抗瞬时剂量率为1.0x109Gy(Si/s,抗单粒子效应能力为10“o(bit.day的超大规模集成电路。

将这些高抗辐射能力的器件应用于各种轨道的卫星上,设计并制造出寿命为3年的太阳同步轨道卫星,寿命为10年的地球同步轨道卫星。

我国在开展MOS器件和集成电路的电离辐射效应等方向的研究工作始于七十年代,并在对MOS器件的电离辐射效应研究的基础上开展了此类器件的抗辐射加固方面的研究工作。

八十年代以来,我国对CMOS器件在空间的应用特别关注,使国内微电子器件和集成电路的效应的研究进入一个新阶段,微电子器件的抗辐射加固技术不断取得突破性进展“”。

如采用复合栅工艺、薄栅工艺、场区加固工艺、SOS工艺等加固工艺,大大提高了器件的抗辐射的能力。

但由于整个微电子制造工艺水平比较低,导致国内的微电子器件及电路的抗辐射能力与国外相比还存在一定的差距。

1.3.4CMOS集成电路的发展
当前,在集成电路芯片制造中,体硅CMOS(Complementary Metal.Oxide. Semiconductor工艺技术仍占据主导地位““。

CMOS集成电路的静态功耗低、电源电压范围较宽、集成度高以及工艺技术成熟、可靠性高、成本低等优点。

特别是90年代中期以后,由于光刻技术及其它加工技术,如薄栅Si02生长、浅结形成技术硅化物制备技术以及多层布线及平坦化技术等的进展,CMOS集成电路向深亚微米方向发展,其集成密度和集成规模均得到空前提高,无论是民用的计算机及众多应用的领域的专用电路,还是军用的各种控制电路,离开 CMOS集成电路将一事无成。

因此,CMOS集成电路在今后的一段时间内,仍将是我国集成电路的电子信息产业和国防装备系统的关键组成部分。

因此,对 CMOS集成电路进行加固研究就显得十分必要.由于抗辐照加固技术属于军用技术范畴,它具有高度的保密性,因此抗辐照加固技术必须依靠自己的力量, 从基础设计和工艺出发进行研究。

由于MOS器件是多数载流子器件,具有很好的抗中子辐射能力,因此, 对抗中子辐射的研究逐渐减少””。

同时由于MOS器件的抗电离辐射能力和抗单粒子能力较差,六十年代中期开始进行的MOS器件的电离辐射试验和单粒
哈尔演理丁人学T程硕Ij学位论文
子试验与加固研究,研究工作主要集中在MOS器件的栅介质上。

抗辐射电子学发展到今天已取得很大进展,而且还在不断向纵深发展。

为了提高电子系统的抗辐射能力。

最近几年又提出了新的半导体器件的抗核加固技术一绝缘体硅技术。

采用这种材料制作的cMOS和双极型集成电路,实现了全介质隔离, 具有无闭锁、高速、低功耗、高封装密度和抗辐射能力强等优点。

但由于这种材料价格昂贵,国内技术尚不成熟等原因,一时难以普遍采用。

1.4主要研究内容
本文中我主要研究了CMOS电路的抗电离辐射加固技术和抗单粒子效应加固技术。

我在指导老师的带领下,认真研究了CMOS电路的电离辐射效应及其机理和单粒子效应及其机理,研究了设计和工艺方面的抗辐射加固技术。

进行了一系列的工艺实验,总结了一套切实可行的CMOS电路的抗辐射加固技术,大大提高了电路
的抗辐射性能,并将此技术应用于研制80C86CPU抗辐射加固电路中,取得了良好的科研成果。

本课题主要研究的是通过各种技术手段加固CMOS集成电路,提高其抗电离辐照效应和抗单粒子效应的水平。

主要从以下几个方面进行研究:
1.电离辐射总剂量效应及损伤机理。

2.通过设计和工艺提高CMOS集成电路的抗电离辐射的能力。

3.单粒子效应及机理。

4.通过设计和工艺提高CMOS集成电路的抗单粒子效应的能力。

1.5本章小结
本章主要说明了课题研究的学术背景及其理论与实际意义。

首先概述了辐射环境和集成电路的辐射效应,并提出现在的条件下CMOS集成电路的发展和应用情况,同时提出本文主要的研究内容。

堕堡鎏竺三奎兰三堡璺圭耋堡兰三
第2章CMOS集成电路抗电离辐射技术研究
CMOS电路是一个以多数载流子为导电机理的半导体器件,在中子辐照下。

多数载流子密度和迁移率的衰减并不显著,这使它具有很好的抗中子辐照能力,所以CMOS电路加固主要是解决y射线问题。

Y射线对电路的辐射损伤有两种,一种是瞬态辐射损伤,一种是总剂量效应(即电离辐射效应。

本章主要研究的是电离辐照效应的影响。

CMOS器件是表面器件,对电离辐射特别敏感,未加固的CMOS大规模数字集成电路抗总剂量辐照能力在102Gy(Si数量级。

2.1CMOS电路电离辐射效应及其机理
用于空间技术的电路,有的要在外层空间恶劣的工作环境工作数年。

这些电路主要危险来自于不断积累的电离辐射效应。

CMOS电路结构,不管是哪一类的CMOS电路,简单的或复杂的,倒相器或传输门,其基本结构是由一个 PMOS管和一个NMOS管构成的互补结构,由输入电压控制输出特性,所以它的开启闽值电压至关重要。

早在60年代中期,美国就开始了MOS器件的电离辐照效应研究,提出了一个简易的模型。

该模型认为一个Y光子能连续地碰撞原子的轨道电子,把部分能量传递给电子,形成电子一空穴对。

同时,具有较高能量的自由电子也会再产生电离。

因此,在T射线作用下,实际上形成了电子一空穴对群。

Zail-lilaer 1965年首先提出电离辐射伴随着新的界面态的产生“”。

1972年Sivo 首先用准静态技术系统研究了电离辐射产生的界面态。

并测定了不同总剂量电离辐射产生的界面态密度分布“”。

2.1.1辐射惑生陷阱电荷
2.1.1.1氧化物陷阱电荷当电离辐射通过MOS结构Si02绝缘层时,因其电离效应而产生电子.空穴对。

一般在外电场条件下在Ips(1×10.12秒时间内被电场扫出氧化物,多数空穴会逃脱晟初的原对复合留在产生地,随后空穴进行相对较慢的输运而达到Si02/Si界面(当外加栅偏压为正时,一部分空穴会被界面处的氧化物空穴陷阱(正电中心俘获形成稳定的辐射感生陷阱正电荷,另有一部分空穴进入Si中…’。

氧化物陷阱电荷的积累同电子-空穴对的最
坠尘篓垩二查兰二堡竺!::堡兰兰
表3-I SA3240.和I TA670器件的主要工艺差别
Table 3-1Different process ofSA3240and TA670
器件类型SA32401’A670
工艺特征 2pm阱工艺 lltm双阱工艺
栅氧化厚度 30nm 21.5rim , N衬底的表面掺杂4×10”cm.‘ 5×101’cm。

2 外延层厚度 3.0ttm 1.7pm
旧
糍
蝼
船
餐
线性能量传输LET(MeV/mg・cIn。

2
图3.13SA3240和TA670存储器软错误截面与LET的关系(室温,5V
Fig.3・13softerrorand LETofSA3240andTA670SRAM(roomtemperature,5V。

3.4.2阱.源结构
阱.源结构是CMOS器件抗闭锁加固的一种有效技术…1。

图3・14示出了阱.源结构反相器的剖面图。

这种结构中,11阱中P沟道晶体管p+源结的电压通过n阱供给,即P结没有连接到外部的VDD。

这样,由于寄生的纵向pnp晶体管的发射极电位低于基极电压,则该晶体管的发射极一基极总是不可能达到正向偏压,pnp晶体管不可能引起导通,为此,四层结构具有很强的抗闭锁能力。

用四种不同工艺制备了64K静态随机存储器“”。

分别是L常规CMOS工艺;2.常规工艺加外延衬底工艺:3.常规工艺加阱.源结构设计;4.常规工艺加外延衬底工艺和加阱.源结构设计。

表3-2列出了73Mev~粒子闭锁试验结果。

从表中可以看到,常规工艺制备的64K静态随机存储器闭锁截面非常大,达到0.24cm2,相当于芯片面积
哈尔滨理丁大学工程硕￡学位论文
的一半。

表明是n阱.衬底结的耗尽区收集电荷触发产生了闭锁,因为n阱的面积大约是芯片面积的一半。

用外延衬底提高了抗单粒子闭锁的能力,但不能完全阻止闭锁的发生。

存储器单元应用阱.源结构.使闭锁截面下降到7.2×10。

4cm.2。

这表明,存储器单元本身没有发生闭锁,发生闭锁的是外围电路。

采用外延衬底和阱.源结构设计的器件没有发生闭锁,即使注入角0=600,电源电压提高到8V也是如此。

图3.14阱一源结构反相器的剖面图
Fig.3・14Well--source su-ucture's sectional plane ofinverter
表3.2四种不同工艺制备的64K SDRAM Ar粒子注入闭锁数据
Table 3-2latch data offour different process 64K SDRAM
制备J:艺闭锁截面(cm2/器件
常规J:艺 0.24
加外延丰{底 1。

3x10。

加阱.源结构(仅存储单元 7.2x104
加外延衬底和阱.源结构 <1×104(e==600、VDD=8V
3.4.3抗单粒子加固的电路设计
在CMOS静态随机存储器电路设计中加反馈电阻能提高存储器的抗单粒子扰动能力,反馈电阻越大,存储器的抗单粒子的能力越高m1。

堕玺堡墨三查兰三璺苎圭兰竺兰銮
图3.15示出了具有用反馈电阻Rr的存储器单元图。

加Rf可以提高CMOS 存储器的抗单粒子扰动能力的原因在于:存储器单元加大的电阻。

提高了反相器之间反馈过程的时『白J常数,从而明显降低了从一种状态翻转到另一种状态的灵敏度。

加入大的Rf,可以完全失去反相器之间的耦合,大大降低逻辑翻转的概率。

一般来说,阻值越大,效果越好,但Rf过大会影响电路速度,必须统筹考虑,以取得最佳效果。

Vaa
P沟“截止” RL 节点I n沟。

导通”
3.5本章小结
P沟“导通” RL
节点2 n沟“截止”
’ .=
图3-15加反馈电阻的Rf的静态RAM单元
Fig..3.15SRAM cell with feedback resistance Rf
本章主要介绍了单粒子效应模型,包括电荷聚集模型、粒子分流模型和电荷横向迁移模型;还介绍了高能粒子的单粒子损伤机理,包括a粒子、高能中子、高能质子和重粒子引起的损伤机理:最后介绍了CMOS器件的单粒子效应,包括单粒子扰动机理和单粒子闭锁机理。

最后提出CMOS集成电路的抗单粒子加固技术,从设计和工艺两方面提出相应的方法,用以提高CMOS集成电路的抗单粒子能力。

竺玺鎏詈三查主王堡罂圭兰竺兰兰
第4章星用CPU抗辐射加固电路的研制 4.180C86CPU的结构
CPU即微处理器,也称为中央处理器,是微型计算机的核心和中枢,承担着系统的运算和控制任务。

图4.1是16位微机CPU的功能框图。

地址总线
图4.I 16位微机CPU功能框图
Fig.4.1function pattern of 16bit CPU
CPU由二个独立部件组成,执行部件ELI(Execute Unit和总线接口部件 BIU(Bus Interface Unit。

哈尔滨理工大学工程硕士学位论文
执行部件(EU是由运算部件(ALU Arithmetic Logical Unit、存储器、通用寄存器和控制系统组成的。

它的功能是执行所有指令,向总线接口部件 (B/U提供指令执行结果的数据和地址,并对通用寄存器和标志寄存器进行管理,它与外界基本是隔离的。

总线接口部件(BIU由总线控制逻辑.段寄存器(CS、DS、SS、 ES,指令指针(IP,内部通讯寄存器,指针队列寄存器和加法器(∑组成。

它的功能是执行外部总线周期,用加法器(￡把16位段寄存器中的段基值和16位指令指针(IP中的有效地址进行组合,形成20位物理地址:把寄存器中取出来的指令装入指令队列,供CPU使用.16位ALu数据总线和8位 .队列总线供EU和B砌之间的通讯使用。

4.280C86CPU抗辐射加固电路的研制
根据以上的抗辐射加固工艺的基本原则,开发了硅栅CMOS集成电路加固工艺,并研制了CPU抗辐射加固电路。

此电路芯片面积5mm>(6mm,集成度为4万管位,40管脚DIP封装。

4.2.1设计规则
80C86CPU采用2tan设计规则,具体规则如下(单位;ttm.-
有源区最小宽度:3.2
多晶硅最小宽度/间距: METALl铝条最小宽度/间距:接触孔尺寸/间距:
通孔尺寸/间距:.
多晶探头:
源区接触孔距源区边距:
P+覆盖源区:
多晶包孔:
METAL包孔: 2.0/2.0 4.0/3.6 2.0/2.0 2.4/2.4 2.O
1.8
2.0
1.5
1.0
4.2.2设计中解决的主要问题
由于氧化层中正电荷积累效应使阈值电压产生漂移,设计时应采用宽阈值 .36.
竺尘堡堡：叁兰三至竺！ｉ兰竺篁兰玎：ＥＥＴｒａｍ．ＮｕｃｌｅａｒＳｃｉｅｎｃｅ，１９８１，、，０１．ＮＳ．２８（６）：３９８１～３９８５３４Ｊ．Ｒ．Ｓｒｏａｒｅｔｃ．Ｐｏｓｓｉｂｌｅｒｏｌｅｆｏｒｓｅｃｏｎｄａｒｙｐａｒｔｉｃｌｅｓｉｎｐｒｏｔｏｎ—ｉｎｄｕｃｅｄｓｉｎｇｌｅｅｖｅｎｔｕＤｓｅｔｓｏｆｍｏｄｅｒｎｄｅｖｉｃｅｓ．ＩＥＥＥＴｒａｎｓ．ＮｕｃｌｅａｒＳｃｉｅｎｃｅ，１９８６，ＶｂＩ．ＮＳ－３３（６）１５９７～１６０ｌ３５Ｗ．Ｊ．Ｓｔａｐｏｒｅｔｃ．Ｈｅａｖｙｉｏｎｉｎｄｕｃｅｄｓｉｎｇｌｅｅｖｅｎｔｅｆｆｅｃｔｓｉｎｓｅｍｉｃｏｎｄｕｃｔｏｒｄｅｖｉｃｅ．ＩＥＥＥＴｒａｎｓ．Ｎｕｃｌｅａｒ．Ｓｃｉｅｎｃｅ，１９８８，、，０１．ＮＳ．３５（６）：１５８５－１５８９３６Ｔ．Ｆ．Ｗｒｏｂｅｌ．Ｏｎｉｏｎ．ｉｎｄｕｃｅｄｈａｒｄ－ｅｒｒｏｒｉｎｄｉｅｌｅｃｔｒｉｃｓｔｒｕｃｔｕｒｅｓ．ＩＥＥＥＮｕｃｌｅａｒＳｃｉｅｎｃｅ，１９８７，Ｖｂｌ＿ＮＳ一３４（６）：１２６２—１２６８３７Ｊ．Ａ．Ｚｏｕｍｎｄｙｋｅｔｃ．ＤｅｓｉｇｎｉｎｇＣＭＯＳｄａｔａｃｅｌｌｓｆｏｒｓｐａｃｅｓｙｓｔｅｍｓ．ＩＥＥＥＴｒａｎｓ．Ｔｒａｍ．。