S频段pHEMT双通道低噪声放大器芯片的设计_徐鑫
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图 2 串 － 并联 FET 管对形式的 SPST 开关拓扑
串联管选用 pHEMT 管的尺寸使之具有较低的 插入损耗，同时兼顾考虑功率容限及版图尺寸； 并联 管选用 pHEMT 管的尺寸同样需要使之具有较低的 插入损耗，并保证良好的隔离［8］。综合考虑，FET 串 联管尺寸选取为： 栅宽 × 栅指数 = 80μm × 8，总栅宽 640μm； 并联管尺寸选取为： 栅宽 × 栅指数 = 40μm × 2，总栅宽 80μm。SPDT 开关的电路拓扑及仿真 结果分别如图 3 和 图 4 所 示。控 制 电 压 Vcontrol 1 = 0V，Vcontrol 2 = － 3V 时，开关上支路信号导通，下支路 信号关断； Vcontrol 1 = － 3V，Vcontrol 2 = 0V 时，上支路信 号关断，下支路信号导通。
第 31 卷第 1 期 2015 年 2 月
微波学报
JOUＲNAL OF MICＲOWAVES
Vol． 31 No． 1 Feb． 2015
文章编号： 1005-6122（ 2015） 01-0083-05
DOI： 10． 14183 / j． cnki． 1005-6122． 201501018
S 频段 pHEMT 双通道低噪声放大器芯片的设计*
由仿真结果可知，SPDT 开关在 1． 9 ～ 2． 1GHz 的工作频率范围内中心频点插损仅为 0． 26dB，隔离 度优于 30dB，且温度特性良好，满足应用要求。 2． 4 LNA 电路设计
低噪声放大器电路核心的晶体管放大单元采用 了 Cascode FET 对管结构，此结构将两个尺寸相同
第 31 卷第 1 期
Abstract： An S band dual channel low noise amplifier chip has been developed with GaAs 0． 13μm pHEMT MMIC manufacture process． The low noise amplifier chip includes two low noise amplifier channels，one single pole double throw （ SPDT） switch and one transistor-transistor logic（ TTL） level shifter． The low noise amplifier circuit uses a cascode FET structure to achieve the required level of noise and gain． The chip was fabricated and measured． The results show that the noise figure is better than 1． 4dB，gain exceeds 22． 5dB，input VSWＲ and output VSWＲ are better than 1． 8 and 1． 4 respectively，and achieved 10dBm output （ P1dB ） at the operation bandwidth between 1． 9 GHz and 2． 1GHz． With large amount simple measurements，it shows that the low noise amplifier has achieved a high yield over 90% ，and has a better performance than current commercial products．
联场效应管（ FET） 结构，这种结构的开关插损低、隔 离度高，而且布局紧凑［6-7］。低噪声放大器电路采用 一级 Cascode FET 对管结构，在简化了芯片拓扑的 同时，实现了芯片要求的增益和噪声指标。
噪声系数是本设计的难点。根据选取的噪声管 的输入阻抗特点，低噪放的噪声匹配设计采用了并 联和串联电感的 L 型匹配网络。由于芯片工作于 S 频段，输入匹配的电感值相对较大，片内螺旋电感的 Q 值较低，损耗较大，难以实现芯片较低的噪声系 数，故在方案中选用了片外匹配的形式，选用 Q 值 相对较高的电感，实现较低的噪声系数。 2． 3 SPDT 开关设计
由于低噪放前端的开关插损直接影响了放大器 的噪声系数，故对 SPDT 开关的低插损设计有较高 要求，决定开关插损除开关本身的拓扑结构外，开关 选用的 pHMET 管尺寸也起着重要作用。设计中， 开关拓扑结构选用了典型的串并联 FET 的拓扑结 构，既保证开关有较小的插损，同时满足开关有较好 的隔离度，拓扑如图 2 所示。
Key words： S band，dual channel，low noise amplifier，SPDT switch，cascode FET
引言
低噪声放大器是卫星有效载荷转发器分系统中 接收前端的关键单元之一，它位于接收机的第一级， 它的噪声特性将影响整个系统的噪声特性。本项目 开发的低噪声放大器芯片基于空间 S 频段通信卫星 应用需求，采取基于 GaAs 衬底的成熟 pHEMT 工艺 技术进行设计和制造［1-2］。低噪放单片工作于 S 频 段，为双通道含主备路（ 热 / 冷） 的工作模式，主路和 备路通过单刀双掷开关切换工作。
2． 2 设计方案 S 频段双通道低噪声放大器芯片的功能框图如
图 1 所示。
图 1 S 频段双通道低噪声放大器功能框图
S 频段双通道低噪声放大器拥有较低的噪声系 数和较高 的 增 益，由 于 单 片 输 入 前 端 集 成 了 一 级 SPDT 开关，开关本身的插损会直接影响芯片的噪声 系数，所以一方面需要通过设计最大限度地降低开 关插损，另一方面须对低噪声放大器提出更高的噪 声设计要求。方案中，SPDT 开关采用了典型的串并
关键词： S 频段，双通道，低噪声放大器，单刀双掷开关，共源共栅场效应管
Design of S Band Dual Channel LNA Chip with pHEMT Technology
XU Xin，ZHANG Bo，XU Hui，WANG Yi （ China Academy of Space Technology （ Xi’an） ，Xi’an 710100，China）
2． 6 整体电路设计 将片外输入匹配电路、SPDT 开关、LNA 电路、
TTL 电平转换电路及外部接口电路级联，构造成 S 频段双通道低噪声放大器的整体电路。原理框图如 图 8 所示，仿真结果如图 9 所示，并对电路仿真结果 和 EM 仿真结果进行了比对。在芯片的设计过程 中，对整体电路进行了蒙特卡洛分析、敏感度分析、 温度特性分析、成品率分析等一系列设计分析，分析 结果表明此单片电路具有良好的鲁棒性和较高的成 品率。
图 3 SPDT 开关拓扑图
图 6 自偏置电路拓扑图
图 4 开关插损和隔离度仿真结果
的 pHEMT 管的源极联结在一起，并共用一个栅极。 此结构的好处是增大了晶体管的输出电阻，减小了 输出匹配的难度，同时也有效减小了共源管输出电 路的密勒效应和反馈效应，通过工作点的确定，使得 两个管子都工作在饱和区［5，8］。
在设计中，兼顾噪声系数、增益和 P1dB 综合考 虑，Cascode FET 结构中单管选用的 pHEMT 管尺寸 为： 栅宽 × 栅指数 = 40μm × 12，总栅宽 480μm，管子 直流静态工 作 点 选 择 为 80mA @ Vds = + 1． 2 / Vgs = － 0． 2V。在此频段上，Cascode FET 对管能提供较 同尺寸单管更大的增益，最大能达到 24dB。故在电 路中采用一级对管即可实现指标要求的增益值，大 大简化了低噪放电路的拓扑结构。低噪放电路的拓 扑结构如图 5 所示。
TTL 转换电路作为 SPDT 开关的驱动电路，将 + 5V /0V （ 高 电 平 / 低 电 平） 的 TTL 信 号 转 换 为 － 3V /0V（ 低电平 / 高电平） 的互补输出信号，分别连接 开关的控制电压接口，实现对开关上下支路通断的 切换控制，转换电路的拓扑图如图 7 所示。
图 7 TTL 转换电路拓wk.baidu.com图
徐 鑫，等： S 频段 pHEMT 双通道低噪声放大器芯片的设计
85
管的直流偏置工作点，其拓扑图如图 6 所示。Cascode 晶体管偏置漏压采用 + 5V，栅压采用 － 5V 供 电，由仿真分析可知，优化电路中的各个偏置电阻的 阻值，使 Cascode FET 对管中每个 pHEMT 管的偏置 电压漏 － 源压差 Vds均在 + 1． 2V，栅 － 源压差 Vgs 均在 － 0． 2V附近，保证静态工作直流偏置电流为 80mA。
本设计中的 S 频段低噪声放大器芯片内部集成 了两个低噪声放大器通道、一级单刀双掷开关（ 以 下简 称 SPDT 开 关） 和 一 个 用 于 开 关 驱 动 控 制 的
TTL 电平转换电路，芯片含有一个输入端口和两个 输出端口，两 路 通 道 单 独 供 电，偏 置 电 压 为 标 准 的 ± 5V 供电，芯片内部 pHMET 管所需要的偏置电压 通过电路内部自身的分 /降压实现。本芯片除了内 部电路集成度较高、尺寸微小外，最大的亮点在于低 噪放电路采用了一级共源 － 共栅场效应管（ Cascode FET） 结构，其具有比单管更高的增益［3］，低噪放电 路仅用一级 Cascode FET 对管就实现了芯片要求的 高增益和优良噪声性能指标。Cascode 结构的采用， 也最大限度地简化了芯片拓扑，降低了芯片设计难 度，缩小了芯片尺寸，具有较大的工程价值和借鉴意 义［4］。
徐鑫张波徐辉王毅
（ 中国空间技术研究院西安分院，西安 710100）
摘 要： 采用 GaAs 0． 13μm pHEMT MMIC 流片工艺设计和制作了一种 S 频段双通道低噪声放大器芯片，芯片 内部集成了两个低噪声放大器通道、一级单刀双掷（ SPDT） 开关和一个晶体管 － 晶体管逻辑（ TTL） 电平转换电路。 低噪声放大器电路采用一级共源共栅场效应管（ Cascode FET） 结构实现，使其具有比单管更高的增益，简化了芯片拓 扑，降低了芯片设计难度。经流片测试，在 1． 9 ～ 2． 1GHz 的工作频带内，芯片噪声系数优于 1． 4dB，增益大于22． 5dB， 输入驻波优于 1． 8，输出驻波优于 1． 4，输出 1dB 压缩点（ P1dB ） 为 10dBm。大量芯片样本在片测试统计数据表明该低 噪声放大器成品率大于 90% ，性能指标优于目前同类商业芯片指标。
2 S 频段双通道低噪声放大器设计
2． 1 设计指标 本设计的 S 频段低噪声放大器具备空间应用背
景，主要设计指标为： 频率： 1． 9 ～ 2． 1GHz 增益： ≥22dB 带内增益波动： ≤0． 35dB 噪声系数： 1． 2dB（ 典型值） P1dB ： ≥10dBm 供电电压： + 5V，－ 5V 开关控制方式： TTL 主备两路隔离度： ＞ 20dB 工作温度： － 55℃ ～ + 85℃
* 收稿日期： 2013-12-11； 修回日期： 2014-07-10
84
微波学报
2015 年 2 月
1 工艺选择及元器件模型
S 波段低噪声放大器选用了法国 OMMIC 公司 提供的基于 GaAs 衬底的 pHEMT D01PH 流片工艺， 晶体管栅长为 0． 135μm，截止频率 Ft = 100GHz，最 小噪声系数 NFmin = 1． 1dB@ 30GHz，增益 G = 7． 5dB @ 30GHz。在 S 频段，D01PH 工艺的器件噪声系数 较小，同时可提供相当高的增益，非常适用于 S 波段 低噪声放大器的设计。设计中采用的器件模型由 Foundry 对大量的独立元件进行在片实际测量，并根 据测量数据参考当前行业内器件模型或作适当修改 建模分析给出［5］。
串联管选用 pHEMT 管的尺寸使之具有较低的 插入损耗，同时兼顾考虑功率容限及版图尺寸； 并联 管选用 pHEMT 管的尺寸同样需要使之具有较低的 插入损耗，并保证良好的隔离［8］。综合考虑，FET 串 联管尺寸选取为： 栅宽 × 栅指数 = 80μm × 8，总栅宽 640μm； 并联管尺寸选取为： 栅宽 × 栅指数 = 40μm × 2，总栅宽 80μm。SPDT 开关的电路拓扑及仿真 结果分别如图 3 和 图 4 所 示。控 制 电 压 Vcontrol 1 = 0V，Vcontrol 2 = － 3V 时，开关上支路信号导通，下支路 信号关断； Vcontrol 1 = － 3V，Vcontrol 2 = 0V 时，上支路信 号关断，下支路信号导通。
第 31 卷第 1 期 2015 年 2 月
微波学报
JOUＲNAL OF MICＲOWAVES
Vol． 31 No． 1 Feb． 2015
文章编号： 1005-6122（ 2015） 01-0083-05
DOI： 10． 14183 / j． cnki． 1005-6122． 201501018
S 频段 pHEMT 双通道低噪声放大器芯片的设计*
由仿真结果可知，SPDT 开关在 1． 9 ～ 2． 1GHz 的工作频率范围内中心频点插损仅为 0． 26dB，隔离 度优于 30dB，且温度特性良好，满足应用要求。 2． 4 LNA 电路设计
低噪声放大器电路核心的晶体管放大单元采用 了 Cascode FET 对管结构，此结构将两个尺寸相同
第 31 卷第 1 期
Abstract： An S band dual channel low noise amplifier chip has been developed with GaAs 0． 13μm pHEMT MMIC manufacture process． The low noise amplifier chip includes two low noise amplifier channels，one single pole double throw （ SPDT） switch and one transistor-transistor logic（ TTL） level shifter． The low noise amplifier circuit uses a cascode FET structure to achieve the required level of noise and gain． The chip was fabricated and measured． The results show that the noise figure is better than 1． 4dB，gain exceeds 22． 5dB，input VSWＲ and output VSWＲ are better than 1． 8 and 1． 4 respectively，and achieved 10dBm output （ P1dB ） at the operation bandwidth between 1． 9 GHz and 2． 1GHz． With large amount simple measurements，it shows that the low noise amplifier has achieved a high yield over 90% ，and has a better performance than current commercial products．
联场效应管（ FET） 结构，这种结构的开关插损低、隔 离度高，而且布局紧凑［6-7］。低噪声放大器电路采用 一级 Cascode FET 对管结构，在简化了芯片拓扑的 同时，实现了芯片要求的增益和噪声指标。
噪声系数是本设计的难点。根据选取的噪声管 的输入阻抗特点，低噪放的噪声匹配设计采用了并 联和串联电感的 L 型匹配网络。由于芯片工作于 S 频段，输入匹配的电感值相对较大，片内螺旋电感的 Q 值较低，损耗较大，难以实现芯片较低的噪声系 数，故在方案中选用了片外匹配的形式，选用 Q 值 相对较高的电感，实现较低的噪声系数。 2． 3 SPDT 开关设计
由于低噪放前端的开关插损直接影响了放大器 的噪声系数，故对 SPDT 开关的低插损设计有较高 要求，决定开关插损除开关本身的拓扑结构外，开关 选用的 pHMET 管尺寸也起着重要作用。设计中， 开关拓扑结构选用了典型的串并联 FET 的拓扑结 构，既保证开关有较小的插损，同时满足开关有较好 的隔离度，拓扑如图 2 所示。
Key words： S band，dual channel，low noise amplifier，SPDT switch，cascode FET
引言
低噪声放大器是卫星有效载荷转发器分系统中 接收前端的关键单元之一，它位于接收机的第一级， 它的噪声特性将影响整个系统的噪声特性。本项目 开发的低噪声放大器芯片基于空间 S 频段通信卫星 应用需求，采取基于 GaAs 衬底的成熟 pHEMT 工艺 技术进行设计和制造［1-2］。低噪放单片工作于 S 频 段，为双通道含主备路（ 热 / 冷） 的工作模式，主路和 备路通过单刀双掷开关切换工作。
2． 2 设计方案 S 频段双通道低噪声放大器芯片的功能框图如
图 1 所示。
图 1 S 频段双通道低噪声放大器功能框图
S 频段双通道低噪声放大器拥有较低的噪声系 数和较高 的 增 益，由 于 单 片 输 入 前 端 集 成 了 一 级 SPDT 开关，开关本身的插损会直接影响芯片的噪声 系数，所以一方面需要通过设计最大限度地降低开 关插损，另一方面须对低噪声放大器提出更高的噪 声设计要求。方案中，SPDT 开关采用了典型的串并
关键词： S 频段，双通道，低噪声放大器，单刀双掷开关，共源共栅场效应管
Design of S Band Dual Channel LNA Chip with pHEMT Technology
XU Xin，ZHANG Bo，XU Hui，WANG Yi （ China Academy of Space Technology （ Xi’an） ，Xi’an 710100，China）
2． 6 整体电路设计 将片外输入匹配电路、SPDT 开关、LNA 电路、
TTL 电平转换电路及外部接口电路级联，构造成 S 频段双通道低噪声放大器的整体电路。原理框图如 图 8 所示，仿真结果如图 9 所示，并对电路仿真结果 和 EM 仿真结果进行了比对。在芯片的设计过程 中，对整体电路进行了蒙特卡洛分析、敏感度分析、 温度特性分析、成品率分析等一系列设计分析，分析 结果表明此单片电路具有良好的鲁棒性和较高的成 品率。
图 3 SPDT 开关拓扑图
图 6 自偏置电路拓扑图
图 4 开关插损和隔离度仿真结果
的 pHEMT 管的源极联结在一起，并共用一个栅极。 此结构的好处是增大了晶体管的输出电阻，减小了 输出匹配的难度，同时也有效减小了共源管输出电 路的密勒效应和反馈效应，通过工作点的确定，使得 两个管子都工作在饱和区［5，8］。
在设计中，兼顾噪声系数、增益和 P1dB 综合考 虑，Cascode FET 结构中单管选用的 pHEMT 管尺寸 为： 栅宽 × 栅指数 = 40μm × 12，总栅宽 480μm，管子 直流静态工 作 点 选 择 为 80mA @ Vds = + 1． 2 / Vgs = － 0． 2V。在此频段上，Cascode FET 对管能提供较 同尺寸单管更大的增益，最大能达到 24dB。故在电 路中采用一级对管即可实现指标要求的增益值，大 大简化了低噪放电路的拓扑结构。低噪放电路的拓 扑结构如图 5 所示。
TTL 转换电路作为 SPDT 开关的驱动电路，将 + 5V /0V （ 高 电 平 / 低 电 平） 的 TTL 信 号 转 换 为 － 3V /0V（ 低电平 / 高电平） 的互补输出信号，分别连接 开关的控制电压接口，实现对开关上下支路通断的 切换控制，转换电路的拓扑图如图 7 所示。
图 7 TTL 转换电路拓wk.baidu.com图
徐 鑫，等： S 频段 pHEMT 双通道低噪声放大器芯片的设计
85
管的直流偏置工作点，其拓扑图如图 6 所示。Cascode 晶体管偏置漏压采用 + 5V，栅压采用 － 5V 供 电，由仿真分析可知，优化电路中的各个偏置电阻的 阻值，使 Cascode FET 对管中每个 pHEMT 管的偏置 电压漏 － 源压差 Vds均在 + 1． 2V，栅 － 源压差 Vgs 均在 － 0． 2V附近，保证静态工作直流偏置电流为 80mA。
本设计中的 S 频段低噪声放大器芯片内部集成 了两个低噪声放大器通道、一级单刀双掷开关（ 以 下简 称 SPDT 开 关） 和 一 个 用 于 开 关 驱 动 控 制 的
TTL 电平转换电路，芯片含有一个输入端口和两个 输出端口，两 路 通 道 单 独 供 电，偏 置 电 压 为 标 准 的 ± 5V 供电，芯片内部 pHMET 管所需要的偏置电压 通过电路内部自身的分 /降压实现。本芯片除了内 部电路集成度较高、尺寸微小外，最大的亮点在于低 噪放电路采用了一级共源 － 共栅场效应管（ Cascode FET） 结构，其具有比单管更高的增益［3］，低噪放电 路仅用一级 Cascode FET 对管就实现了芯片要求的 高增益和优良噪声性能指标。Cascode 结构的采用， 也最大限度地简化了芯片拓扑，降低了芯片设计难 度，缩小了芯片尺寸，具有较大的工程价值和借鉴意 义［4］。
徐鑫张波徐辉王毅
（ 中国空间技术研究院西安分院，西安 710100）
摘 要： 采用 GaAs 0． 13μm pHEMT MMIC 流片工艺设计和制作了一种 S 频段双通道低噪声放大器芯片，芯片 内部集成了两个低噪声放大器通道、一级单刀双掷（ SPDT） 开关和一个晶体管 － 晶体管逻辑（ TTL） 电平转换电路。 低噪声放大器电路采用一级共源共栅场效应管（ Cascode FET） 结构实现，使其具有比单管更高的增益，简化了芯片拓 扑，降低了芯片设计难度。经流片测试，在 1． 9 ～ 2． 1GHz 的工作频带内，芯片噪声系数优于 1． 4dB，增益大于22． 5dB， 输入驻波优于 1． 8，输出驻波优于 1． 4，输出 1dB 压缩点（ P1dB ） 为 10dBm。大量芯片样本在片测试统计数据表明该低 噪声放大器成品率大于 90% ，性能指标优于目前同类商业芯片指标。
2 S 频段双通道低噪声放大器设计
2． 1 设计指标 本设计的 S 频段低噪声放大器具备空间应用背
景，主要设计指标为： 频率： 1． 9 ～ 2． 1GHz 增益： ≥22dB 带内增益波动： ≤0． 35dB 噪声系数： 1． 2dB（ 典型值） P1dB ： ≥10dBm 供电电压： + 5V，－ 5V 开关控制方式： TTL 主备两路隔离度： ＞ 20dB 工作温度： － 55℃ ～ + 85℃
* 收稿日期： 2013-12-11； 修回日期： 2014-07-10
84
微波学报
2015 年 2 月
1 工艺选择及元器件模型
S 波段低噪声放大器选用了法国 OMMIC 公司 提供的基于 GaAs 衬底的 pHEMT D01PH 流片工艺， 晶体管栅长为 0． 135μm，截止频率 Ft = 100GHz，最 小噪声系数 NFmin = 1． 1dB@ 30GHz，增益 G = 7． 5dB @ 30GHz。在 S 频段，D01PH 工艺的器件噪声系数 较小，同时可提供相当高的增益，非常适用于 S 波段 低噪声放大器的设计。设计中采用的器件模型由 Foundry 对大量的独立元件进行在片实际测量，并根 据测量数据参考当前行业内器件模型或作适当修改 建模分析给出［5］。