第4章 微波收发技术--频率源的设计(本)

PLL的设计步骤 的设计步骤(5) 的设计步骤
由ωn和ξ确定环路参数。 由 ω n=
ω nτ 2 Kv Kd τ 和 ξ= 确定 τ 1 、 2 2 Nτ 1
τ 1 = R1C τ 2 = R2C
TL max = 10τ 1 N / K v K dτ 2
PLL的设计步骤(6-1)
环路滤波器是获取鉴相误差信号中的直流成分，这一 过程是线性的，但环路中高频率、大幅度的干扰信号 将引起环路滤波器的运算放大器产生非线性，导致运 放的增益带宽积下降，可能破坏PLL的正常工作，所 以应在实际的环路滤波器前加一个预滤波环节，以抑 制高频率、大幅度的干扰信号。一般可加一个预滤波 电容CC。
R2 PD U R1 C
PD D R1 R2 C
+
F(s)
1 + sτ 2 F ( s) = sτ 1
PLL(Phase Locked Loop)的相位噪声模型 的相位噪声模型(3) 的相位噪声模型
ω n=
Kv Kd Nτ 1
ξ=
ω nτ 2
2
N (1 + s
H (s) = s2
2ξ
ξ +2 s +1 2 ωn ωn
直接式频率合成器
1 MHz 10 MHz Ref. / 5 2 MHZ 3 MHz / 2 / 2 4 MHz 5 MHz M U X 1-5 MHz
high accuracy and stability like a crystal oscillator course frequency resolution and high harmonic and spurious
Cc < 2 5ω n R1
Rs
2
L2
PLL的设计步骤(7) PLL的设计步骤(7) 的设计步骤
在环路滤波环节中， 在环路滤波环节中 ， 还 C C C 应加入一个鉴相频率抑 制滤波器， 制滤波器 ， 以进一步抑 制鉴相频率的各次谐波 s 2 C 2 C3 −1 F 引起的杂散。 引起的杂散 。 该滤波器( s) = (1 + sC1 Rs ) ⋅ 1 + + sC3 Rs 2 1 + s L2C2 低通滤波器。 为LC低通滤波器。 低通滤波器
TL max ≈ 5 / ξω n
从相位噪声抑制的角度选取环路噪声带宽时， 从相位噪声抑制的角度选取环路噪声带宽时，BL 有越小越好， 有越小越好，但实际上取值还与环路的捕获特性 有关， 有关，要在环路的相位噪声抑制和环路的跳频时 间这两个方面进行相互折衷， 间这两个方面进行相互折衷，以得到令人满意的 PLL性能。 性能。 性能
PLL的设计步骤(2)
由鉴相基准的相位噪声，得到倍频N次后的相噪特 由鉴相基准的相位噪声，得到倍频 次后的相噪特 为环路的分频比， 次后， 性 ， N为环路的分频比 ， 将鉴相基准倍频 次后 ， 为环路的分频比 将鉴相基准倍频N次后 相位噪声将恶化20logN 相位噪声将恶化
PLL的设计步骤 的设计步骤(3) 的设计步骤
频率源的主要技术指标
• • • • • • • 工作频率 输出功率 相位噪声特性 频率准确度 频率稳定度 杂散特性 谐波特性
CW源的指标 频谱纯度 源的指标---频谱纯度 源的指标
• Phase Noise • Residual FM • Spurious
CW output
Residual FM is the integrated phase noise over 300 Hz 3 kHz BW sub-harmonics sub-
PLL(Phase Locked Loop)的基本特性 的基本特性(2) 的基本特性
• 良好的调制跟踪特性 锁相环路也可以设计成跟踪输入信号的瞬时相位变化。 这时环路既可以输出经过提纯的已调制信号，使得信 噪比比输入的已调信号明显提高，也可以作为解调器 输出解调信号，且解调性能明显优于常规的解调器。 • 门限性能好 锁相环路本质上是一个非线性系统，在较强的噪声作 用下，同样也存在门限效应。但是，把它用于调制解 调器，与一般的限幅－鉴频器相比，门限改善可达到 4～5dB左右。 • 易于集成化
PLL的设计步骤 的设计步骤(1) 的设计步骤
首先根据对PLL系统输出频率的要求，确定合适频 系统输出频率的要求， 首先根据对 系统输出频率的要求 率的参考晶振和鉴相频率， 率的参考晶振和鉴相频率，根据参考晶振的相噪谱 得到分频R次后的鉴相频率的相噪谱 次后的鉴相频率的相噪谱， 得到分频 次后的鉴相频率的相噪谱，将参考晶振 分频R次后相噪改善为 次后相噪改善为20logR。 分频 次后相噪改善为 。
1 − S11 − S 22 + ∆ K= 2 S12 S 21
2 2 2
∆ = S11S 22 − S12 S 21
频率源的实现方法
• 直接合成 • 间接合成 • 直接数字合成 • 以上几种方法的混合
“synthesizer” implies that the output frequencies are generated from or locked to a single fixed frequency reference or clock
PLL的设计步骤 的设计步骤(6-2) 的设计步骤 滤波电容C 的加入会产生一个新的极点， 滤波电容 C 的加入会产生一个新的极点 ， 其位置在 ωC=4/R1CC。 新极点的会引起环路相位裕量减小 ， 导 新极点的会引起环路相位裕量减小， 致环路的不稳定，一般情况下要求该极点应足够远， 致环路的不稳定，一般情况下要求该极点应足够远， 以减少对环路参数的影响， 以减少对环路参数的影响，要求ωC >ωn 。
倍频器和分频器的相位噪声
输入信号的相位噪声
θ ni (t )
SΦi ( f m )
输入信号的相位噪声功率谱密度
分频器输出信号的相位噪声 θ no (t ) = θ ni (t ) / N 分频器输出信号相位噪声功率谱密度 SΦo ( f m ) = SΦi ( f m ) / N 2 分频器输出信号的相位噪声改善 20 log N
白噪声的贡献
呈低通特性，环路的等效噪声带宽为
BL = ∫ H ( j 2πf ) df
2 0 ∞
在有源比例积分滤波器的二阶环中等效噪声带宽为
BL =
ωn (1 + 4ξ 2 ) 8ξ
当ξ=0.5时，BL有最小值。
环路的快捕时间与环路带宽的关系
环路的快捕时间受起始相差影响较大， 环路的快捕时间受起始相差影响较大，其最快时 间可近似表示为
/N
PLL的基本组成
PLL(Phase Locked Loop)的基本特性 的基本特性(1) 的基本特性
• 锁定时无频差 假如锁相环路输入固定频率的载波信号，环路对它锁定之 后，输出与输入之间只有某一固定的相位差，频差则等于 零。这是锁相环路区别于其它任何反馈系统的一大特点， 用它可以实现无误差的频率跟踪 。 • 良好的窄带跟踪特性 锁相环路在锁定输入载波信号的同时，可以对噪声进行过 滤，完成窄带滤波器的作用。假如输入载波信号的频率发 生漂移，通过合理的设计，锁相环路可以跟踪输入信号的 频率漂移，同时仍维持窄带滤波作用，即变成一个窄带跟 踪滤波器。
倍频器输出信号的相位噪声 θ no (t ) = N • θ ni (t ) 倍频器输出信号相位噪声功率谱密度 SΦ o ( f m ) = N 2 • S Φi ( f m ) 倍频器输出信号的相位噪声恶化 20 log N
PLL(Phase Locked Loop)频率源 频率源
参考 信号 PD LPF VCO
微波通信技术
第4章 微波通信中的收发技术
主要内容
基本知识： 基本知识：微波工程常用单位和 表示方法 无线系统体系构架 系统的非线性和补偿措施 系统的噪声和噪声系数 系统的灵敏度和动态范围 系统链路预算 微波收发系统的实现 微波收发系统中的频率源技术 设计实例
主要内容
频率源的主要技术指标 介质稳频振荡器DRO 介质稳频振荡器DRO 直接式频率合成技术 PLL频率合成技术 PLL频率合成技术 DDS频率合成技术 DDS频率合成技术 PLL+DDS频率合成技术 PLL+DDS频率合成技术 多环路频率合成技术 频率源的应用
-105dBc/1Hz/10KHz(2GHz) -95dBc/1Hz/10KHz(12GHz) 10ppm
DRO结构示意图 结构示意图
调谐螺钉 Lt Lr
机械调谐盘与输出频率的关系
介质稳频振荡器实物
介质稳频振荡器——设计步骤 设计步骤 介质稳频振荡器
• 根据振荡频率和输出功率的要求适当的双 极晶体管或FET晶体管 极晶体管或 晶体管 • 选择 尺寸、材料 选择DR尺寸、 尺寸 • 选取振荡器的电路拓扑结构 • 在工作频率下计算K值，若K>1，应增加反 在工作频率下计算K值 K>1， 馈元件， 馈元件，使K<1 • 设计谐振回路和匹配回路 • 设计偏置电路
phase noise
harmonic spur nonnon-harmonic spur -30dBc -65dBc
0.5f
c
fc
2f
c
CW源的频谱纯度 相位噪声 源的频谱纯度---相位噪声 源的频谱纯度
CW output measured as dBc/Hz
frequency
TRACE A:
Ch1 PM PSD 10 000 A Marker Hz
PLL(Phase Locked Loop)的相位噪声模型 的相位噪声模型(2) 的相位噪声模型
Ns NF ( s ) NF ( s ) θo = θ nv ( s) + θi ( s) + θ n ( s) Ns Ns Ns + K v K d F ( s ) F ( s) + F ( s) + Kv Kd Kv Kd = H nv ( s )θ nv ( s ) + H i ( s )θ i ( s ) + H n ( s )θ n ( s )
ωn
)
s2
ω2 H e ( s) = 2 s ξ +2 s +1 2 ωn ωn
n
Sθn ( f ) / dB
fn
F / Hz
环路的相位噪声特点
♦ 环路对输入的基准参考源的相位噪声呈低通特性； 环路对输入的基准参考源的相位噪声呈低通特性； ♦ 环路对压控振荡器的输入相位噪声呈高通特性； 环路对压控振荡器的输入相位噪声呈高通特性； 压控振荡器的输入相位噪声呈高通特性 ♦ fm<ωn/2π 时，相位噪声的贡献主要来源于基准参 ω π 考源的相位噪声，最大增益为20logNdB； 考源的相位噪声，最大增益为 ♦ fm>ωn/2π 时，相位噪声的贡献主要来源于 相位噪声的贡献主要来源于VCO的 ω π 的 相位噪声； 相位噪声； ♦ fm=ωn/2π 时，相位噪声取决于二者的综合作用。 相位噪声取决于二者的综合作用。 ω π
1 3
DDS(Direct Digital Synthesizer)频率源 频率源
DDS是近年来迅速发展起来的数字频率合成方法， 是频率 是近年来迅速发展起来的数字频率合成方法， 是近年来迅速发展起来的数字频率合成方法 合成域的一次革命 革命。 合成域的一次 革命。 它将先进的数字信号处理理论与方法 引入频率合成领域，从相位的概念出发， 引入频率合成领域， 从相位的概念出发，采用了数字采样 技术进行信号合成。 技术进行信号合成。 与传统的直接式和锁相式频率合成方 法相比， 在硬件上实现了数字化结构， 法相比 ， DDS在硬件上实现了数字化结构， 因而具备了诸 在硬件上实现了数字化结构 多传统频率合成方法所不可比拟的优越性能， 多传统频率合成方法所不可比拟的优越性能， 具有广阔的 应用前景。 应用前景。DDS很好的实现了合成信号的频率分辨率和频 很好的实现了合成信号的频率分辨率和频 率转换时间的统一， 率转换时间的统一，它具有精细的频率分辨率和纳秒级的 频率转换时间，可以为现代快速跳频通信系统、 频率转换时间 ，可以为现代快速跳频通信系统、频率捷变 频雷达及电子对抗等系统提供理想的频率源。 频雷达及电子对抗等系统提供理想的频率源。
将VCO的相噪谱和鉴相基准倍频N次后的相噪谱做 在同一张图上，选取两谱线相交处所对应的调制频 率最为环路的自然谐振频率fn ，自然谐振角频率为 ωn，则环路具有最佳的噪声性能。
PLL的设计步骤(4)
根据TLmax≈5/ξωn确定环路的快捕时间，一般情况下可 取阻尼系数ξ=0.8。 若得到TLmax满足系统跳频时间的要求，则PLL会有较 好的相噪性能；若TLmax不满足系统跳频时间的要求， 则要由TLmax≈5/ξωn来确定环路的自然谐振角频率。
-75 dBc/Hz
LogMag 5 dBc/div
wk.baidu.com
-105 dBc/Hz
-125 dBc/Hz
1k
10k
100k
DRO的电路拓扑 的电路拓扑
d Z0 l1 偏置电路
ZL
介质稳频振荡器(1) 介质稳频振荡器
特点 • • • • • • 重量轻 Q值高 结构简单 相位噪声低 频率稳定度高 价格便宜
几种典型的环路滤波器
PLL(Phase Locked Loop)的相位噪声模型 的相位噪声模型(1) 的相位噪声模型
θnv(s) θi(s)
Kd F(s) Kd /s
θo(s)
/N
• • • • •
θi为参考相位信号噪声 θn为白噪声 θnv为VCO本身的噪声 本身的噪声
Kd为环路的鉴相灵敏度 Kv为VCO的压控灵敏度 的压控灵敏度