2021年网络工程师试题存储器

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

3.3 存储器

1、存储器系统特性

●相联存储器访问方式是__(57)__。[软件设计师]

(57)A.先入先出访问B.按地址访问C.按内容访问D.先入后出访问

对的答案:C

2、主存储器基本

●内存按字节编址,地址从A4000H到CBFFFH,共有__(1)__字节。若用存储容量为32K ×8bit存储芯片构成该内存,至少需要__(2)__片。[11月软件设计师、网络工程师]

(1)A.80K B.96K C.160K D.192k

(2)A.2 B.5 C.8 D.10

对的答案:C、B

●试题10 [高档程序员考试]

从供选取答案中,选出应填入下面论述中_?_内最确切解答,把相应编号写在答卷相应栏内。

假设某计算机具备1M 字节内存(当前使用计算机往往具备64M字节以上内存),并按字节编址,为了能存取该内存各地址内容,其地址寄存器至少需要二进制_A_位。为使4字节构成字能从存储器中一次读出,规定存储在存储器中字边界对齐,一种字地址码应_B_。若存储周期为200NS,且每个周期可访问4个字节,则该存储器带宽为_C_BIT/S。如果程序员可用存储空间为4M字节,则程序员所用地址为_D_,而真正访问内存地址称为_E_。供选取答案:

A:①10 ②16 ③20

④32

B:①最低两位为00 ②最低两位为10 ③最高两位为00 ④最高两位为10

C:①20M ②40M ③80M ④160M

D:①有效地址②程序地址③逻辑地址④物理地址E:①指令②物理地址③内存地址④数据地址对的答案:3、1、4、3、2

●试题9 [1999年高档程序员考试]

从供选取答案中,选出应填入下面论述中_?_内最确切解答,把相应编号写在答卷相应栏内。

用作存储器芯片有不同类型。

可随机读写,且只要不断电则其中存储信息就可始终保存,称为_A _。

可随机读写,但虽然在不断电状况下其存储信息出要定期刷新才不致丢失,称为_B_。

所存信息由生产厂家用掩膜技术写好后就无法再变化称为_C_。

通过紫外线照射后可擦除所有信息,然后重新写入新信息并可多次进行,称为_D

_。

通过电信号可在数秒钟内迅速删除所有信息,但不能进行字节级别删除操作,称为_E_ 。

供选取答案:

A、B:①RAM ②VRAM ③DRAM

④SRAM

C、D:①EPROM ②PROM ③ROM ④CDROM

E:①E2PROM ②Flash Memory ③EPROM ④Virtual Memory

对的答案:4、3、3、1、2

3、Cache

●容量为64块Cache采用组相联方式映像,字块大小为128个字,每4块为一组。若主存容量为4096块,且以字编址,那么主存地址应当为__(7)__位,主存区号为__(8)__位。[11月网络工程师、软件设计师考试]

(7)A.16 B.17 C.18 D.19

(8)A.5 B.6 C.7 D.8

对的答案:D、B

●使Cache命中率最高替代算法是__(49)__。[系统设计师]

(49)A.先进先出算法FIFO B.随机算法RAND

C.先进后出算法FILO D.替代近来至少使用块算法LRU 对的答案:D

●普通来说,Cache 功能__(53)__。某32 位计算机cache 容量为16KB,cache 块大小为16B,若主存与cache 地址映射采用直接映射方式,则主存地址为1234E8F8(十六进制)单元装入cache 地址为__(54)__。在下列cache 替代算法中,平均命中率最高是__(55)__。[系统设计师]

(53) A.所有由软件实现 B.所有由硬件实现

C.由硬件和软件相结合实现

D.有计算机由硬件实现,有计算机由软件实现

(54) A. 00 0100 0100 1101 (二进制) B. 01 0010 0011 0100 (二进制)

C. 10 1000 1111 1000 (二进制)

D. 11 0100 1110 1000 (二进制)

(55) A.先入后出(FILO)算法 B.随机替代(RAND)算法

C.先入先出(FIFO)算法

D.近期至少使用(LRU)算法

对的答案:A、B、D

●设某流水线计算机主存读/写时间为l00ns,有一种指令和数据合一cache,已知该

cache 读/写时间为l0ns,取指令命中率为98%,取数命中率为95%。在执行某类程序时,约有1/5 指令需要存/取一种操作数。假设指令流水线在任何时候都不阻塞,则设立cache 后,每条指令平均访存时间约为__(56)__。[系统设计师]

(56) A.12 ns B. 15 ns C.18 ns D.120 ns

对的答案:B

●试题8 [1998年高档程序员考试]

从供选取答案中,选出应填入下面论述中_?_内最确切解答,把相应编号写在答卷相应栏内。

设有三个指令系统相似解决机X、Y和Z,它们均有4K字节高速缓冲存贮器(CACHE)和32M字节内存,但是其存取周期都不同样,如下表所示(TIC和TIM分别表达I解决机CACHE存取周期和主存存取周期);

若某段程序,所需指令或数据在CACHE中取到概率为P=0.5,则解决机X存器平均存取周期为_A_ΜS。并假定指令执行时间与存贮器平均存取周期成正比此时三个解决机执行该段程序由快到慢顺序为_B_。

若P=0.65时,则顺序为_C_。

若P=0.8时,则顺序为_D_

若P:0.85时,则顺序为_E_。

供选取答案:

A:①0.2②0.48③0.52④0.6 B~E:①X、Y、Z②X、Z、Y③Y、X、Z④Y、Z、X

⑤Z、X、Y⑥Z、Y、X

相关文档
最新文档