简单逻辑分析仪的设计

摘要
逻辑分析仪是一种新型的数字测试仪器。

它应用于微机等数字系统的软件、硬件调试，故障检查，性能分析等过程中。

它可以监测硬件电路工作时的逻辑电平，并加以存储，用图形的方式直观地表达出来，便于用户检测，分析电路设计中的错误。

在数字电路调试中，往往要测试多路信号波形，分析其逻辑关系。

普通示波器最多只能测试两路信号波形，而逻辑分析仪价格较高，我们设计的简易逻辑分析仪造价低、性能高，具有一定的推广价值。

本系统采用单片机和CPLD结合的方式。

用CPLD制作信号发生和采集装置，产生8路信号及数据采集。

信号发生器的序列时钟频率可高于100HZ 。

系统触发方式具有单级触发字和三级逻辑状态分析触发功能。

其中触发字可以通过键盘任意设定，触发位置可调。

此逻辑分析仪能够在示波器上清晰稳定地显示所采集到的8路信号波形和时间标志线，并显示触发点的位置。

单片机输出可在上位机上显示，能同时看到八路信号的波形和同一时刻不同信号的逻辑状态。

系统利用单片机来完成人机界面控制，信号触发、分析、处理与变换。

8位输入电路的输入阻抗大于50kΩ,门限电压16级可调。

每通道的存储深度可达到32bit。

单片机与CPLD的结合简化了外围硬件电路的设计，增加了系统的稳定性和可靠性。

关键字单片机；CPLD；逻辑分析仪；示波器；信号发生器
Abstract
The logical analyzer is one kind of new numeral measuring instrument. It applies in number system and so on the microcomputer softwares, the hardware debugging, the malfunction finding, processes and so on in performance analysis. It may monitor the hardware electric circuit to work the time logical level, and saves, expresses
intuitively with the graph way, is advantageous for the user examination, analyzes in the circuit design the mistake. In the digital circuit debugging, often must test the
multi-channel waveform, analyzes its logical relations. The ordinary oscilloscope are most only can test two group waveforms, but the logical analyzer price is high, we design the simple logical analyzer construction cost low, the performance is high, has certain promoted value. This system uses the monolithic integrated circuit and the CPLD union way.
Manufactures the signal with CPLD to occur with the gathering installment, produces 8 groups signals and the data acquisitions. The signal generating device sequence clock frequency may be higher than 100HZ.The system triggering way has the single stage triggering character and three level of logic state analysis triggering function. Triggering character may establish willfully through the keyboard, triggers the position adjustable.
This logical analyzer can on the oscilloscope stably demonstrate clearly gathers 8 group waveforms and the time scribe mark, and demonstrate the trigger point the position. The monolithic integrated circuit outputs may demonstrate
in on position machine that, can simultaneously see the Chinese red army soldier signal the profile and the identical time different signal logical condition. The system completes the man-machine contact surface control using the monolithic integrated circuit, signal triggering, the analysis, processing and the transformation. 8 input
circuit input impedance is bigger than 50kΩ, threshold voltage 16 levels adjustable. Each channel memory depth may achieve 32bit.The monolithic integrated circuit and the CPLD union simplified the periphery hardware electric circuit design, increased the system stability and the reliability.
Keywords Single-chip Microcomputer CPLD；Logical analyzer； Oscillograph； Signal generator
目录
摘要 - - - - - - - - - - - - - - - - - - - - - - - - - - -ⅠAbstract - - - - - - - - - - - - - - - - - - - - - - - - - - -Ⅱ
第1章绪论 - - - - - - - - - - - - - - - - - - - - - - - - - 2
第2章总体方案设计 - - - - - - - - - - - - - - - - - - - - - - 3
2.1 方案比较与选择 - - - - - - - - - - - - - - - - - -
- - --3
2.2 系统设计方案 - - - - - - - - - - - - - - - - - - -
- - --3
第3章电路分析与设计- - - - - - - - - - - - - - - - - - - -5
3.1 信号发生器 - - - - - - - - - - - - - - - - - - - -
- - --5
3.2 输入电路- - - - - - - - - - - - - - - - - - - - - - - - 6
3.3 采集与存储电路- - - - - - - - - - - - - - - - - - - - - 7
3.4 显示控制电路- - - - - - - - - - - - - - - - - - - -- - - 7
3.5 利用示波器显示- - - - - - - - - - - - - - - - - - -
- - -9
3.6 电源 - - - - - - - - - - - - - - - - - - - - - -
- - -10
3.7 示波器显示的方法- - - - - - - - - - - - - - - - -
- -11
第4章软件设计- - - - - - - - - - - - - - - - - - - - - - - - -13
第5章系统测试分析- - - - - - - - - - - - - - - - - - -
- - -15
5.1 测试仪器- - - - - - - - - - - - - - - - - - - - - - - - -15
5.2 调试方法和过程- - - - - - - - - - - - - - - - - - - - - -15
结论- - - - - - - - - - - - - - - - - - - - - - - - - -
- - -18
致谢 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 19
参考文献- - - - - - - - - - - - - - - - - - - - - - - - - - - - -20
简易逻辑分析仪的设计
第1章绪论
在工作中只要有数字逻辑信号，就能有机会使逻辑分析仪电子化。

逻辑分析仪作为一种数字测试仪器。

它应用于微机等数字系统的软件，硬件调试，故障检查，性能分析等过程中。

随着电子计算机技术的迅速发展，逻辑集成电路、微处理器等数字电路因其精度高、稳定可靠、能对信号进行存储与判断等处理，且可用标准化部件构成各种电路而越来越得到广泛的应用。

但在研制与维修这类仪器时，往往要测试多路信号波形，分析其逻辑关系，一般对信号进行测量的示波器已无法胜任。

我们需要的是一台观察、分析各种电路的多路信号逻辑分析仪，但市面上这种仪器价格较高。

为此，本文根据示波器的基本原理设计，采用51系列单片机、CPLD与示波器一起构成逻辑分析仪，价格低，性能比较稳定，具有一定的实用和推广价值。

系统可以实现8路信号的发生与采集；单片机完成人机界面控制，信号触发、分析、处理与变换；示波器显示输出。

逻辑分析仪能在示波器上显示移动的时间标志线，和8路逻辑状态。

逻辑分析仪可以把单片机的输出显示在上位机上。

单片机、CPLD与示波器的结合简化了外围扩展电路的设计，系统的稳定性和可靠性较强。

第2章总体方案设计
2.1 方案比较与选择
方案一：基于单片机方式：即单片机，转换电路，存储及显示系统构成。

单片机完成基本处理和信号的采集，存储显示实现控制与变换。

优点是系统规模小，灵活，但观察高速和复杂信号，难以达到满意效果。

方案二：FPGA/CPLD方式或带有IP核的FPGA/CPLD方式。

即用FPGA/CPLD完成采集，存储，显示及A/D，D/A等功能，由IP 核实现人机交互及信号测量分析等功能。

这种方案的优点在于系统结构紧凑，可以实现复杂测量与控制，操作方便；缺点是调试过程繁琐。

方案三：单片机与CPLD结合方式。

即用单片机完成人机界面，系统控制，信号分析，处理变换，用CPLD完成信号的产生，采集控制逻辑及显示控制逻辑。

这种方案兼顾了前两个方案的优点。

这里我们采用方案三，它比较好的实现了我们要完成的指标。

2.2 系统设计方案
本系统采用单片机和可编程逻辑器件作为数据处理及控制核心，将设计任务分解为数字信号发生器，输入电路，触发信号产生，采集存储，数据处理，显示，控制电路，操作面板等功能模块。

系统的总体框图如图 1 所示。

图1 系统总体框图
本系统分为信号发生器和简易逻辑分析仪两部分：
一是信号发生器，它由晶振和频率生成模块，移位寄存器以及预置开关组成，由晶振产生信号，送给CPLD组成的分频电路，分频后，再输出信号。

其中预置开关起到对标准频率的分频作用。

二是简易逻辑分析仪。

它由信号输入电路，RAM，CPLD数据采集，89C51单片机，D/A转换器，显示器，键盘，LED显示，PC 显示等组成。

信号由信号发生器送到信号输入电路，CPLD数据采集模块对信号输入电路的信号进行采集，CPLD数据采集模块再将采集来的信号和单片机进行通讯，RAM起到对单片机捕捉到触发信号进行数据保存，再由单片机和通过D/A转换器将单片机送来的数字信号转换为模拟信号在显示器上显示出来，也可由单片机和LED连接，将信号在LED上显示出来，也可和PC机上连接进行
显示等。

来达到应有的功能。

第3章电路设计与分析
3.1 信号发生器
本模块采用EPM3064ATC100实现8路可预置的循环移位逻辑信号序列，序列时钟为100Hz，并能够重复输出。

其中硬件模块为系统分频模块，将1MHZ的系统时钟分频为500Hz，同时为下一个模块提供计数器，再通过5分频模块后，将预置的序列信号在100Hz的时钟驱动下通过频率计算电路来产生随机信号序列。

3.1.1 信号生成模块
系统提供的时钟频率为1MHz，要求的序列信号频率为100Hz，需进行10000次的分频，分频的结果供移位寄存器的时钟输入及8选1电路的计数器为8位计数器对应8路序列信号。

3.1.2 移位寄存器：
通过串行输入并行输出移位寄存器可以很方便的实现信号的顺序移位生成序列信号，移位寄存器的时钟为同一个时钟。

数字信号发生器结构框图如图2所示：。