时序电路二

时序电路二

教学任务：

引子

前面我们做了总线、运算器、数据通路实验，这些实验是在人工参与的情况下能够实现自己的简单计算机包括数据运算、数据读写的功能。怎么样让它具有自动控制，代替前面大家的手动操作，就是下面我们要做的工作。

1．原理

1.1. How do computer run in a scheduling automatically ?

控制信号和时序脉冲信号，是计算机自动而有秩序工作的基础。前者来自控制器，后者由时序电路产生。计算机高速工作，每一个动作的时间要求非常严格，不能有任何差错。时序产生器发出的时序脉冲的作用，就是对各种操作实施时间上的控制。虽然各种计算机的时序电路不相同，但基本的结构一样。

◆时序信号的作用：为计算机各个部分的协调工作提供时序标志。

计算机所以能够准确、迅速、有条不紊地工作，正是因为在CPU中有一个时序信号产生器。计算机一旦被启动，在时钟脉冲的作用下，CPU开始取指令

并执行指令，操作控制器就利用定时脉冲的顺序和不同的脉冲间隔，有条理、有

节奏地指挥机器各个部件按规定时间动作，给计算机各部分提供工作所需的时间

标志。为此，需要采用多级时序体制。

计算机中的指令和数据都是用二进制数来表示的，放在内存里，那么CPU 是怎样识别出它们是数据还是指令呢？指令系统分为取指指令和执行指令，从时

间上来说，取指令事件发生在指令周期的第一个CPU周期中，即发生在取指阶

段，而取指令所需操作数发生在指令周期的后面几个CPU周期中，即发生在执

行指令阶段。从空间上来说，如果取出的代码是指令，那么一定送往指令寄存器，

如果取出的代码是数据，那么一定送往运算器。

由此可见，时间控制对计算机来说是极为重要。不仅如此，在一个CPU周期中，又把时间分为若干个小段，以便规定在这一小段时间内CPU干什么，在

那一小段时间内CPU又干什么，时间进度既不能来得太早，也不能来得太晚，

否则就可能造成丢失信息或导致错误的结果，这种时间约束对CPU是非常重要

的。

总之，计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。

◆时序信号的体制：组成计算机硬件的器件特性决定了时序信号最基本的体制

是电位-脉冲制。

用这种体制实现寄存器之间的数据传送时，数据加在触发器的电位输入端，而将打入数据的控制信号加在触发器的时钟输入端。电位的高低，表示数据是1

还是0。为保证打入到寄存器中的数据可靠，必须先建立信号，并且要求电位信

号在加入的数据控制信号到来之前必须已经稳定。计算机中有些部件，例如算术

逻辑运算单元ALU只用电位信号工作就可以了。但尽管如此，运算结果还是要

送入累加寄存器，所以最终还是需要脉冲信号来配合。

组合逻辑控制器或硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。主状态周期包含若干个节拍电位，是最大的时间单位，

主状态周期可以用一个触发器的状态持续时间来表示；在一个节拍电位中又包含

若干个节拍脉冲，以表示较小的时间单位。

在微程序控制器中，时序信号比较简单，一般采用节拍电位-节拍脉冲二级体制。就是说，在一个节拍电位中包含若干个节拍脉冲，即时钟周期。节拍电位表示一个CPU周期的时间，而节拍脉冲把一个CPU周期划分成几个较小的时间间隔。根据需要，这些时间间隔可以相等，也可以不相等。

1.2 时序电路结构

时序电路即时序信号产生器，最基本的结构：时钟脉冲源，环形脉冲发生器，节拍脉冲和读写时序译码逻辑，启停控制逻辑。

时钟脉冲源H：用来为环形脉冲发生器提供频率稳定，用电平匹配的方波时钟脉冲信号。

环形脉冲信号发生器：产生一组有序的间隔相等或不等的脉冲序列，以便通过译码电路产生最后所需的节拍脉冲，在此采用循环移位寄存器的形式。

说明：为了在节拍脉冲上不带干毛刺，环形脉冲发生器通过采用循环移位寄存器形式。

脉冲时钟输出时钟脉冲信号为ф。当CPU发出总清零信号使触发器C4置"1"时，门3打开，第一个正脉冲通过门3使触发器C1～C3清"0"。再经过半个主脉冲周期的延迟后，触发器C4进行翻转即由"1"状态翻转到"0"状态，再经过半个主脉冲周期的延迟，第二个正脉冲的上升沿(即第一个负脉冲φ的后沿)作移位信号，使触发器C1～C3变为"100"状态。此后，第二个φ、第三个φ连续通过门2形成移位信号，使C1～C3相继变为"110"，"111"状态，其过程如图5-12所示。

当C3变为"1"状态时(对应第4个正脉冲)，其状态便发送到触发器C4的D端，因而在第4个正脉冲的下降沿时又将C4置"1"，门3再次打开，第5个正脉冲通过门3形成清"0"脉冲，将触发器C1～C3清零。于是下一个循环再度开始。

节拍电位与节拍时序关系图

节拍脉冲和读写时序的译码逻辑：在一个cpu周期产生工作所需要的节拍电位和原始节拍脉冲。

假定在一个CPU周期中产生四个等间隔的节拍脉冲，那么其译码逻辑可表示为：

T10=C1˙C2

由图5-12的下半部可知，一个CPU周期是由T10、T20、T30和T40顺序组成的，下一个CPU周期又是按固定的时间关系，重复T10、T20、T30和T40的先后次序，以供机器工作所需的原始节拍脉冲。读/写时序信号的译码逻辑表达式为：

其中RD0、WE0和MREQ0信号配合后进行存储的读/写操作；而RD0、WE0和IORQ0信号配合后进行外围设备的读/写操作。表达式右边带撇号的RD’、WE’、MREQ’和IORQ’是来自微程序控制器的控制信号，它们都是持续时间为一个CPU周期的节拍电位信号。这就是说，读/写时序信号RD0、WE0、MREQ0、 IORQ0是受到控制的，它们只有在等式右边